公开(公告)号：US20140015023A1

公开(公告)日：2014-01-16

申请号：US14027528

申请日：2013-09-16

Applicant: Soitec

Inventor： Frederic Allibert ,  Gweltaz Gaudin ,  Fabrice Lallement ,  Didier Landru ,  Karine Landry ,  Carlos Mazure ,  Mohamad A. Shaheen

IPC: H01L31/0248

CPC classification number: H01L29/78603 ,  H01L29/32 ,  H01L29/7841 ,  H01L31/0248

Abstract: Embodiments of the invention relate to substrates comprising a base wafer, an insulating layer and a top semiconductor layer, wherein the insulating layer comprises at least a zone wherein a density of charges is in absolute value higher than 1010 charges/cm2. The invention also relates to processes for making such substrates.

Abstract translation: 本发明的实施例涉及包括基底晶片，绝缘层和顶部半导体层的基板，其中绝缘层至少包括电荷密度高于1010电荷/ cm 2的绝对值的区域。 本发明还涉及制造这种基材的方法。

公开(公告)号：US08735946B2

公开(公告)日：2014-05-27

申请号：US14027528

申请日：2013-09-16

Applicant: Soitec

Inventor： Mohamad A Shaheen ,  Frederic Allibert ,  Gweltaz Gaudin ,  Fabrice Lallement ,  Didier Landru ,  Karine Landry ,  Carlos Mazure

IPC: H01L27/148

CPC classification number: H01L29/78603 ,  H01L29/32 ,  H01L29/7841 ,  H01L31/0248

Abstract: Embodiments of the invention relate to substrates comprising a base wafer, an insulating layer and a top semiconductor layer, wherein the insulating layer comprises at least a zone wherein a density of charges is in absolute value higher than 1010 charges/cm2. The invention also relates to processes for making such substrates.

Abstract translation: 本发明的实施例涉及包括基底晶片，绝缘层和顶部半导体层的基板，其中绝缘层至少包括电荷密度高于1010电荷/ cm 2的绝对值的区域。 本发明还涉及制造这种基材的方法。

公开(公告)号：US20140225182A1

公开(公告)日：2014-08-14

申请号：US14253690

申请日：2014-04-15

Applicant: Soitec

Inventor： Mohamad A. Shaheen ,  Frederic Allibert ,  Gweltaz Gaudin ,  Fabrice Lallement ,  Didier Landru ,  Karine Landry ,  Carlos Mazure

IPC: H01L29/786

CPC classification number: H01L29/78603 ,  H01L29/32 ,  H01L29/7841 ,  H01L31/0248

Abstract: A substrate comprises a base wafer, an insulating layer over the base wafer, and a top semiconductor layer over the insulating layer on a side thereof opposite the base wafer. The insulating layer comprises a charge-confining layer confined on one or both sides with diffusion barrier layers, wherein the charge-confining layer has a density of charges in absolute value higher than 1010 charges/cm2. Alternatively, the insulating layer comprises charge-trapping islands embedded therein, wherein the charge-trapping islands have a total density of charges in absolute value higher than 1010 charges/cm2.

Abstract translation: 衬底包括基底晶片，在基底晶片上方的绝缘层，以及在与基底晶片相对的一侧上的绝缘层上的顶部半导体层。 绝缘层包括限制在具有扩散阻挡层的一侧或两侧的电荷限制层，其中电荷限制层的绝对值的电荷密度高于1010电荷/ cm 2。 或者，绝缘层包括嵌入其中的电荷捕获岛，其中电荷捕获岛具有高于1010电荷/ cm 2的绝对值的电荷的总密度。