利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.008 秒)

    Process for bonding two substrates
    2.
    发明授权
    Process for bonding two substrates 有权
    粘合两个基板的工艺

    公开(公告)号：US08999090B2

    公开(公告)日：2015-04-07

    申请号：US13749471

    申请日：2013-01-24

    申请人： SOITEC

    发明人： Gweltaz Gaudin ,  Fabrice Lallement ,  Cyrille Colnat ,  Pascale Giard

    IPC分类号： B32B37/00 ,  H01L21/18 ,  H01L21/67 ,  H01L21/762

    CPC分类号： H01L21/187 ,  H01L21/67092 ,  H01L21/76251 ,  Y10T156/10

    摘要： The invention relates to a method for bonding two substrates, in particular, two semiconductor substrates that, in order to be able to improve the reliability of the process, provides the step of providing a gaseous flow over the bonding surfaces of the substrates. The gaseous flow is preferably a laminar flow that is essentially parallel to the bonding surfaces of the substrates, and has a temperature in a range of from room temperature up to 100° C.

    摘要翻译： 本发明涉及一种用于接合两个基板，特别是两个半导体基板的方法，为了能够提高该工艺的可靠性，提供了在基板的接合表面上提供气流的步骤。 气流优选是基本上平行于基板的粘合表面的层流，并且具有在室温至100℃的范围内的温度。

    PROCESS FOR BONDING TWO SUBSTRATES
    3.
    发明申请
    PROCESS FOR BONDING TWO SUBSTRATES 有权
    连接两个基板的工艺

    公开(公告)号：US20130139946A1

    公开(公告)日：2013-06-06

    申请号：US13749471

    申请日：2013-01-24

    申请人： SOITEC

    发明人： Gweltaz Gaudin ,  Fabrice Lallement ,  Cyrille Colnat ,  Pascale Giard

    IPC分类号： H01L21/18

    CPC分类号： H01L21/187 ,  H01L21/67092 ,  H01L21/76251 ,  Y10T156/10

    摘要： The invention relates to a method for bonding two substrates, in particular two semiconductor substrates which, in order to be able to improve the reliability of the process, provides the step of providing a gaseous flow over the bonding surfaces of the substrates. The gaseous flow is preferably a laminar flow that is essentially parallel to the bonding surfaces of the substrates, and has a temperature in a range of from room temperature up to 100° C.

    摘要翻译： 本发明涉及一种用于接合两个基板，特别是两个半导体基板的方法，为了能够提高该工艺的可靠性，提供了在基板的接合表面上提供气流的步骤。 气流优选是基本上平行于基板的粘合表面的层流，并且具有在室温至100℃的范围内的温度。

    SUBSTRATE HAVING A CHARGED ZONE IN AN INSULATING BURIED LAYER
    5.
    发明申请
    SUBSTRATE HAVING A CHARGED ZONE IN AN INSULATING BURIED LAYER 审中-公开
    具有绝缘层的充电区的基底

    公开(公告)号：US20140225182A1

    公开(公告)日：2014-08-14

    申请号：US14253690

    申请日：2014-04-15

    申请人： Soitec

    发明人： Mohamad A. Shaheen ,  Frederic Allibert ,  Gweltaz Gaudin ,  Fabrice Lallement ,  Didier Landru ,  Karine Landry ,  Carlos Mazure

    IPC分类号： H01L29/786

    CPC分类号： H01L29/78603 ,  H01L29/32 ,  H01L29/7841 ,  H01L31/0248

    摘要： A substrate comprises a base wafer, an insulating layer over the base wafer, and a top semiconductor layer over the insulating layer on a side thereof opposite the base wafer. The insulating layer comprises a charge-confining layer confined on one or both sides with diffusion barrier layers, wherein the charge-confining layer has a density of charges in absolute value higher than 1010 charges/cm2. Alternatively, the insulating layer comprises charge-trapping islands embedded therein, wherein the charge-trapping islands have a total density of charges in absolute value higher than 1010 charges/cm2.

    摘要翻译： 衬底包括基底晶片，在基底晶片上方的绝缘层，以及在与基底晶片相对的一侧上的绝缘层上的顶部半导体层。 绝缘层包括限制在具有扩散阻挡层的一侧或两侧的电荷限制层，其中电荷限制层的绝对值的电荷密度高于1010电荷/ cm 2。 或者，绝缘层包括嵌入其中的电荷捕获岛，其中电荷捕获岛具有高于1010电荷/ cm 2的绝对值的电荷的总密度。