公开(公告)号：US07546487B2

公开(公告)日：2009-06-09

申请号：US11227831

申请日：2005-09-15

申请人： Suresh Marisetty ,  Andrew J. Fish ,  Koichi Yamada ,  Scott D. Brenden ,  James B. Crossland ,  Shivnandan Kaushik ,  Mohan J. Kumar ,  Jose A. Vargas

发明人： Suresh Marisetty ,  Andrew J. Fish ,  Koichi Yamada ,  Scott D. Brenden ,  James B. Crossland ,  Shivnandan Kaushik ,  Mohan J. Kumar ,  Jose A. Vargas

IPC分类号： G06F11/00 ,  G06F11/07

CPC分类号： G06F11/0793 ,  G06F11/0706

摘要： Methods and architectures for performing hardware error handling using coordinated operating system (OS) and firmware services. In one aspect, a firmware interface is provided to enable an OS to access firmware error-handling services. Such services enable the OS to access error data concerning platform hardware errors that may not be directed accessed via a platform processor or through other conventional approaches. Techniques are also disclosed for intercepting the processing of hardware error events and directing control to firmware error-handling services prior to attempting to service the error using OS-based services. The firmware services may correct hardware errors and/or log error data that may be later accessed by the OS or provided to a remote management server using an out-of-band communication channel. In accordance with another aspect, the firmware intercept and services may be performed in a manner that is transparent to the OS.

摘要翻译： 使用协调操作系统（OS）和固件服务执行硬件错误处理的方法和架构。 在一个方面，提供固件接口以使OS能够访问固件错误处理服务。 这样的服务使得OS能够访问有关平台硬件错误的错误数据，这些错误数据可能不会通过平台处理器或其他常规方法被定向访问。 还公开了用于在使用基于OS的服务尝试服务错误之前拦截硬件错误事件的处理以及将控制引导到固件错误处理服务的技术。 固件服务可以纠正OS稍后访问或使用带外通信信道提供给远程管理服务器的硬件错误和/或日志错误数据。 根据另一方面，固件拦截和服务可以以对OS是透明的方式来执行。

公开(公告)号：US09317360B2

公开(公告)日：2016-04-19

申请号：US13995458

申请日：2011-12-29

申请人： Jose A. Vargas ,  Mohan J. Kumar ,  James B. Crossland ,  Murugasamy K. Nachimuthu ,  Theodros Yigzaw

发明人： Jose A. Vargas ,  Mohan J. Kumar ,  James B. Crossland ,  Murugasamy K. Nachimuthu ,  Theodros Yigzaw

IPC分类号： G06F11/00 ,  G06F11/08 ,  G06F11/22 ,  G06F11/10 ,  G06F11/07

CPC分类号： G06F11/1004 ,  G06F11/0724 ,  G06F11/0793

摘要： In some implementations, a processor may include a machine check architecture having a plurality of error reporting registers able to receive data for machine check errors. A summary register may include a plurality of settable locations that each represents at least one of the error reporting registers. One or more of the settable locations in the summary register may be set to indicate whether one or more of the error reporting registers maintain data for a machine check error. Accordingly, when a machine check error occurs, the summary register may be accessed to identify if any error reporting registers in a processor's view contain valid error data, rather than having to read each of the error reporting registers in the processor's view.

摘要翻译： 在一些实现中，处理器可以包括具有多个错误报告寄存器的机器检查架构，其能够接收用于机器检查错误的数据。 总结寄存器可以包括多个可设置位置，每个位置可以代表错误报告寄存器中的至少一个。 可以将汇总寄存器中的一个或多个可设置位置设置为指示一个或多个错误报告寄存器是否保持机器检查错误的数据。 因此，当发生机器检查错误时，可以访问总结寄存器以识别处理器视图中的任何错误报告寄存器是否包含有效的错误数据，而不是在处理器视图中读取每个错误报告寄存器。

公开(公告)号：US20130339829A1

公开(公告)日：2013-12-19

申请号：US13995458

申请日：2011-12-29

申请人： Jose A. Vargas ,  Mohan J. Kumar ,  James B. Crossland ,  Murugasamy K. Nachimuthu ,  Theodros Yigzaw

发明人： Jose A. Vargas ,  Mohan J. Kumar ,  James B. Crossland ,  Murugasamy K. Nachimuthu ,  Theodros Yigzaw

IPC分类号： G06F11/10

CPC分类号： G06F11/1004 ,  G06F11/0724 ,  G06F11/0793

摘要： In some implementations, a processor may include a machine check architecture having a plurality of error reporting registers able to receive data for machine check errors. A summary register may include a plurality of settable locations that each represents at least one of the error reporting registers. One or more of the settable locations in the summary register may be set to indicate whether one or more of the error reporting registers maintain data for a machine check error. Accordingly, when a machine check error occurs, the summary register may be accessed to identify if any error reporting registers in a processor's view contain valid error data, rather than having to read each of the error reporting registers in the processor's view.

摘要翻译： 在一些实现中，处理器可以包括具有多个错误报告寄存器的机器检查架构，其能够接收用于机器检查错误的数据。 总结寄存器可以包括多个可设置位置，每个位置可以代表错误报告寄存器中的至少一个。 可以将汇总寄存器中的一个或多个可设置位置设置为指示一个或多个错误报告寄存器是否保持机器检查错误的数据。 因此，当发生机器检查错误时，可以访问总结寄存器以识别处理器视图中的任何错误报告寄存器是否包含有效的错误数据，而不是在处理器视图中读取每个错误报告寄存器。

公开(公告)号：US20140136746A1

公开(公告)日：2014-05-15

申请号：US13675868

申请日：2012-11-13

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

IPC分类号： G06F13/24

CPC分类号： G06F13/24 ,  G06F13/26

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APIC) is interfaced via a set of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（APIC）通过使用各种接口指令或操作的APIC接口寄存器内的一组位而不使用存储器映射的输入/输出（MMIO）进行接口。

公开(公告)号：US08312198B2

公开(公告)日：2012-11-13

申请号：US13356999

申请日：2012-01-24

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

IPC分类号： G06F13/24 ,  G06F13/26

CPC分类号： G06F13/24

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APlC) is interfaced via a set of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（AP1C）通过使用各种接口指令或操作的APIC接口寄存器内的一组位来进行接口，而不使用存储器映射的输入/输出（MMIO）。

公开(公告)号：US06920581B2

公开(公告)日：2005-07-19

申请号：US10038323

申请日：2002-01-02

申请人： Bryant E. Bigbee ,  Shivnandan Kaushik ,  James B. Crossland

发明人： Bryant E. Bigbee ,  Shivnandan Kaushik ,  James B. Crossland

IPC分类号： G06F11/07 ,  G06F11/16 ,  G06F11/20 ,  G06F11/00

CPC分类号： G06F11/1641 ,  G06F11/0712 ,  G06F11/0724 ,  G06F11/0793 ,  G06F11/2028

摘要： A method and apparatus for functional redundancy check mode recovery is disclosed. A method in accordance with one embodiment includes detecting an event associated with a device within a data processing system, initiating a platform-independent device removal sequence for the device in response to detecting the event, virtually ejecting the device from the data processing system in response to initiating the platform-independent device removal sequence, and servicing the event associated with the device in response to virtually ejecting the device from the data processing system.

摘要翻译： 公开了一种用于功能冗余校验模式恢复的方法和装置。 根据一个实施例的方法包括检测与数据处理系统内的设备相关联的事件，响应于检测到事件而启动用于设备的与平台无关的设备移除序列，从而响应于数据处理系统虚拟地弹出设备 启动与平台无关的设备移除序列，以及响应于从数据处理系统虚拟地弹出设备来服务与设备相关联的事件。

公开(公告)号：US07673090B2

公开(公告)日：2010-03-02

申请号：US10028858

申请日：2001-12-19

申请人： Shivnandan D. Kaushik ,  Ling Cen ,  James B. Crossland ,  Mohan J. Kumar ,  Linda J. Rankin ,  David J. O'Shea

发明人： Shivnandan D. Kaushik ,  Ling Cen ,  James B. Crossland ,  Mohan J. Kumar ,  Linda J. Rankin ,  David J. O'Shea

IPC分类号： H05K7/10 ,  G06F13/24 ,  G06F13/32 ,  G06F12/00 ,  G06F13/00 ,  G06F13/28

CPC分类号： G06F13/4081

摘要： Hot plug modules comprising processors, memory, and/or I/O hubs may be added to and removed from a running computing device without rebooting the running computing device. The hot plug modules and computing device comprise hot plug interfaces that support hot plug addition and hot plug removal of the hot plug modules.

摘要翻译： 包括处理器，存储器和/或I / O集线器的热插拔模块可以被添加到正在运行的计算设备和从运行的计算设备移除，而不需要重新启动正在运行的计算设备。 热插拔模块和计算设备包括热插拔接口，其支持热插拔模块和热插拔模块的热插拔。

公开(公告)号：US07376775B2

公开(公告)日：2008-05-20

申请号：US10749929

申请日：2003-12-29

申请人： Lily Pao Looi ,  Stanley Steven Kulick ,  Dean A Mulla ,  Ashish Gupta ,  Keith R. Pflederer ,  Shivnandan D. Kaushik ,  Mohan J. Kumar ,  James B. Crossland

发明人： Lily Pao Looi ,  Stanley Steven Kulick ,  Dean A Mulla ,  Ashish Gupta ,  Keith R. Pflederer ,  Shivnandan D. Kaushik ,  Mohan J. Kumar ,  James B. Crossland

IPC分类号： G06F13/00

CPC分类号： G06F11/1666 ,  G06F13/16

摘要： In some embodiments, an apparatus includes a processor, an expander memory bridge location, a memory coupled to the expander memory bridge location, and a bus controller including intercept logic to intercept and block communication from the processor to the expander memory bridge location and to emulate an expander memory bridge. In some embodiments, a method includes intercepting and blocking a status request to a device, regardless of whether the device is installed, and responding to the status request.

摘要翻译： 在一些实施例中，一种装置包括处理器，扩展器存储器桥位置，耦合到扩展器存储器桥位置的存储器，以及总线控制器，其包括拦截和阻止从处理器到扩展器存储器桥位置的通信的截距逻辑，并且模拟 一个扩展记忆桥。 在一些实施例中，一种方法包括拦截和阻止对设备的状态请求，而不管该设备是否被安装，以及响应状态请求。

公开(公告)号：US07493438B2

公开(公告)日：2009-02-17

申请号：US09971211

申请日：2001-10-03

申请人： Shivnandan D. Kaushik ,  James B. Crossland ,  Mohan J. Kumar ,  Linda J. Rankin ,  David J. O'Shea

发明人： Shivnandan D. Kaushik ,  James B. Crossland ,  Mohan J. Kumar ,  Linda J. Rankin ,  David J. O'Shea

IPC分类号： G06F13/00

CPC分类号： G06F13/4081

摘要： An apparatus and method for enumeration of processors during hot-plug of a compute node are described. The method includes the enumeration, in response to a hot-plug reset, of one or more processors. The enumeration is provided to a system architecture operating system in which a compute node is hot-plugged. Once enumeration is complete, the compute node is started in response to an operating system activation request. Accordingly, once device enumeration, as well as resource enumeration are complete, the one or more processors of the processor memory node are activated, such that the operating system may begin utilizing the processors of the hot-plugged compute node.

摘要翻译： 描述了在计算节点的热插拔期间枚举处理器的装置和方法。 该方法包括响应于热插拔复位的一个或多个处理器的枚举。 枚举被提供给其中计算节点被热插拔的系统架构操作系统。 枚举完成后，响应于操作系统激活请求启动计算节点。 因此，一旦设备枚举以及资源枚举完成，处理器存储器节点的一个或多个处理器被激活，使得操作系统可以开始利用热插拔的计算节点的处理器。

公开(公告)号：US07117311B1

公开(公告)日：2006-10-03

申请号：US10027397

申请日：2001-12-19

申请人： Linda J. Rankin ,  Shivnandan D. Kaushik ,  James B. Crossland ,  Mohan J. Kumar ,  David J. O'Shea

发明人： Linda J. Rankin ,  Shivnandan D. Kaushik ,  James B. Crossland ,  Mohan J. Kumar ,  David J. O'Shea

IPC分类号： G06F13/00

CPC分类号： G06F12/0822 ,  G06F12/0808 ,  G06F12/0813 ,  G06F12/0831

摘要： A computing device maintains coherency while supporting addition and removal of memory caching agents without rebooting the computing device.

摘要翻译： 计算设备维护一致性，同时支持添加和删除内存高速缓存代理，而无需重新启动计算设备。