公开(公告)号：US08312198B2

公开(公告)日：2012-11-13

申请号：US13356999

申请日：2012-01-24

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

IPC分类号： G06F13/24 ,  G06F13/26

CPC分类号： G06F13/24

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APlC) is interfaced via a set of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（AP1C）通过使用各种接口指令或操作的APIC接口寄存器内的一组位来进行接口，而不使用存储器映射的输入/输出（MMIO）。

公开(公告)号：US20140136746A1

公开(公告)日：2014-05-15

申请号：US13675868

申请日：2012-11-13

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnandan Kaushik ,  Luke Hood

IPC分类号： G06F13/24

CPC分类号： G06F13/24 ,  G06F13/26

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APIC) is interfaced via a set of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（APIC）通过使用各种接口指令或操作的APIC接口寄存器内的一组位而不使用存储器映射的输入/输出（MMIO）进行接口。

公开(公告)号：US08103816B2

公开(公告)日：2012-01-24

申请号：US12290208

申请日：2008-10-28

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnanda Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnanda Kaushik ,  Luke Hood

IPC分类号： G06F13/24 ,  G06F13/26

CPC分类号： G06F13/24

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APIC) is interfaced via a set of of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（APIC）通过使用各种接口指令或操作的APIC接口寄存器内的一组位进行接口，而不使用存储器映射的输入/输出（MMIO）。

公开(公告)号：US20100106875A1

公开(公告)日：2010-04-29

申请号：US12290208

申请日：2008-10-28

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnanda Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnanda Kaushik ,  Luke Hood

IPC分类号： G06F13/24

CPC分类号： G06F13/24

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APIC) is interfaced via a set of of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（APIC）通过使用各种接口指令或操作的APIC接口寄存器内的一组位进行接口，而不使用存储器映射的输入/输出（MMIO）。

公开(公告)号：US20120124264A1

公开(公告)日：2012-05-17

申请号：US13356999

申请日：2012-01-24

申请人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnanda Kaushik ,  Luke Hood

发明人： Keshavan Tiruvallur ,  Rajesh Parthasarathy ,  James B. Crossland ,  Shivnanda Kaushik ,  Luke Hood

IPC分类号： G06F13/24

CPC分类号： G06F13/24

摘要： A technique to enable efficient interrupt communication within a computer system. In one embodiment, an advanced programmable interrupt controller (APlC) is interfaced via a set of bits within an APIC interface register using various interface instructions or operations, without using memory-mapped input/output (MMIO).

摘要翻译： 一种在计算机系统内实现高效中断通信的技术。 在一个实施例中，高级可编程中断控制器（AP1C）通过使用各种接口指令或操作的APIC接口寄存器内的一组位来进行接口，而不使用存储器映射的输入/输出（MMIO）。

公开(公告)号：US07546487B2

公开(公告)日：2009-06-09

申请号：US11227831

申请日：2005-09-15

申请人： Suresh Marisetty ,  Andrew J. Fish ,  Koichi Yamada ,  Scott D. Brenden ,  James B. Crossland ,  Shivnandan Kaushik ,  Mohan J. Kumar ,  Jose A. Vargas

发明人： Suresh Marisetty ,  Andrew J. Fish ,  Koichi Yamada ,  Scott D. Brenden ,  James B. Crossland ,  Shivnandan Kaushik ,  Mohan J. Kumar ,  Jose A. Vargas

IPC分类号： G06F11/00 ,  G06F11/07

CPC分类号： G06F11/0793 ,  G06F11/0706

摘要： Methods and architectures for performing hardware error handling using coordinated operating system (OS) and firmware services. In one aspect, a firmware interface is provided to enable an OS to access firmware error-handling services. Such services enable the OS to access error data concerning platform hardware errors that may not be directed accessed via a platform processor or through other conventional approaches. Techniques are also disclosed for intercepting the processing of hardware error events and directing control to firmware error-handling services prior to attempting to service the error using OS-based services. The firmware services may correct hardware errors and/or log error data that may be later accessed by the OS or provided to a remote management server using an out-of-band communication channel. In accordance with another aspect, the firmware intercept and services may be performed in a manner that is transparent to the OS.

摘要翻译： 使用协调操作系统（OS）和固件服务执行硬件错误处理的方法和架构。 在一个方面，提供固件接口以使OS能够访问固件错误处理服务。 这样的服务使得OS能够访问有关平台硬件错误的错误数据，这些错误数据可能不会通过平台处理器或其他常规方法被定向访问。 还公开了用于在使用基于OS的服务尝试服务错误之前拦截硬件错误事件的处理以及将控制引导到固件错误处理服务的技术。 固件服务可以纠正OS稍后访问或使用带外通信信道提供给远程管理服务器的硬件错误和/或日志错误数据。 根据另一方面，固件拦截和服务可以以对OS是透明的方式来执行。

公开(公告)号：US06920581B2

公开(公告)日：2005-07-19

申请号：US10038323

申请日：2002-01-02

申请人： Bryant E. Bigbee ,  Shivnandan Kaushik ,  James B. Crossland

发明人： Bryant E. Bigbee ,  Shivnandan Kaushik ,  James B. Crossland

IPC分类号： G06F11/07 ,  G06F11/16 ,  G06F11/20 ,  G06F11/00

CPC分类号： G06F11/1641 ,  G06F11/0712 ,  G06F11/0724 ,  G06F11/0793 ,  G06F11/2028

摘要： A method and apparatus for functional redundancy check mode recovery is disclosed. A method in accordance with one embodiment includes detecting an event associated with a device within a data processing system, initiating a platform-independent device removal sequence for the device in response to detecting the event, virtually ejecting the device from the data processing system in response to initiating the platform-independent device removal sequence, and servicing the event associated with the device in response to virtually ejecting the device from the data processing system.

摘要翻译： 公开了一种用于功能冗余校验模式恢复的方法和装置。 根据一个实施例的方法包括检测与数据处理系统内的设备相关联的事件，响应于检测到事件而启动用于设备的与平台无关的设备移除序列，从而响应于数据处理系统虚拟地弹出设备 启动与平台无关的设备移除序列，以及响应于从数据处理系统虚拟地弹出设备来服务与设备相关联的事件。

公开(公告)号：US20130219154A1

公开(公告)日：2013-08-22

申请号：US13837923

申请日：2013-03-15

申请人： Don A. Van Dyke ,  Michael Mishaeli ,  Ittai Anati ,  Baiju V. Patel ,  Will Deutsch ,  Rajesh Shah ,  Gilbert Neiger ,  James B. Crossland ,  Chris J. Newburn ,  Bryant E. Bigbee ,  Muhammad Faisal Azeem ,  John L. Reid ,  Dion Rodgers

发明人： Don A. Van Dyke ,  Michael Mishaeli ,  Ittai Anati ,  Baiju V. Patel ,  Will Deutsch ,  Rajesh Shah ,  Gilbert Neiger ,  James B. Crossland ,  Chris J. Newburn ,  Bryant E. Bigbee ,  Muhammad Faisal Azeem ,  John L. Reid ,  Dion Rodgers

IPC分类号： G06F9/30

CPC分类号： G06F9/30043 ,  G06F9/30003 ,  G06F9/30101 ,  G06F9/461

摘要： Embodiments of an invention related to context state management based on processor features are disclosed. In one embodiment, a processor includes instruction logic and state management logic. The instruction logic is to receive a state management instruction having a parameter to identify a subset of the features supported by the processor. The state management logic is to perform a state management operation specified by the state management instruction.

公开(公告)号：US20120166767A1

公开(公告)日：2012-06-28

申请号：US12976981

申请日：2010-12-22

申请人： Baiju V. Patel ,  Gilbert Neiger ,  Martin G. Dixon ,  James S. Coke ,  James B. Crossland

发明人： Baiju V. Patel ,  Gilbert Neiger ,  Martin G. Dixon ,  James S. Coke ,  James B. Crossland

IPC分类号： G06F9/312

CPC分类号： G06F9/30032 ,  G06F9/30101 ,  G06F9/342

摘要： Embodiments of systems, apparatuses, and methods for performing privilege agnostic segment base register read or write instruction are described. An exemplary method may include fetching the privilege agnostic segment base register write instruction, wherein the privilege agnostic write instruction includes a 64-bit data source operand, decoding the fetched privilege agnostic segment base register write instruction, and executing the decoded privilege agnostic segment base register write instruction to write the 64-bit data of the source operand into the segment base register identified by the opcode of the privilege agnostic segment base register write instruction.

摘要翻译： 描述用于执行特权不可知段段基址寄存器读或写指令的系统，装置和方法的实施例。 一种示例性方法可以包括获取特权不可知段基址寄存器写指令，其中特权不可知写指令包括64位数据源操作数，对获取的特权不可知段基址寄存器写指令进行解码，以及执行解码的特权不可知段基址寄存器 写指令将源操作数的64位数据写入由特权不可知段基址寄存器写指令的操作码标识的段基寄存器中。

公开(公告)号：US20110078389A1

公开(公告)日：2011-03-31

申请号：US12571269

申请日：2009-09-30

申请人： Baiju V. Patel ,  Rajeev Gopalakrishna ,  Andrew F. Glew ,  Robert J. Kushlis ,  Don Alan Van Dyke ,  Joseph Frank Cihula ,  Asit K. Mallick ,  James B. Crossland ,  Gilbert Neiger ,  Scott Dion Rodgers ,  Martin Guy Dixon ,  Mark Jay Charney ,  Jocob Gottlieb

发明人： Baiju V. Patel ,  Rajeev Gopalakrishna ,  Andrew F. Glew ,  Robert J. Kushlis ,  Don Alan Van Dyke ,  Joseph Frank Cihula ,  Asit K. Mallick ,  James B. Crossland ,  Gilbert Neiger ,  Scott Dion Rodgers ,  Martin Guy Dixon ,  Mark Jay Charney ,  Jocob Gottlieb

IPC分类号： G06F9/30 ,  G06F12/02 ,  G06F9/302

CPC分类号： G06F9/3013 ,  G06F9/30105 ,  G06F9/30112 ,  G06F9/32 ,  G06F9/342 ,  G06F9/35 ,  G06F12/1441

摘要： A set of default registers of a processor are expanded into metadata registers on the processor of a computer system. The default registers having stored thereon data, while metadata which is related to the data is stored separately on the metadata registers.

摘要翻译： 一组处理器的默认寄存器被扩展到计算机系统的处理器上的元数据寄存器。 存储有数据的默认寄存器，而与数据相关的元数据分别存储在元数据寄存器上。