公开(公告)号：US20050083623A1

公开(公告)日：2005-04-21

申请号：US10964392

申请日：2004-10-13

申请人： Ta-Hsun Yeh ,  Yung-Hao Lin ,  Yuh-Sheng Jean

发明人： Ta-Hsun Yeh ,  Yung-Hao Lin ,  Yuh-Sheng Jean

IPC分类号： H01L29/70 ,  H01L21/33 ,  H01L21/822 ,  H01L27/02 ,  H01L27/04 ,  H02H9/00

CPC分类号： H01L27/0259 ,  H01L2924/0002 ,  H01L2924/00

摘要： An ESD protection circuit for hybrid voltage sources includes a first bipolar transistor set and a second bipolar transistor set, a first detection circuit, and a second detection circuit. The ON/OFF states of the first bipolar transistor set and the second bipolar transistor set are determined by the first and the second detection circuit, and the ON/OFF states function to isolate terminals of the different voltage sources and discharge electrostatic charges injected into one of the terminals.

摘要翻译： 用于混合电压源的ESD保护电路包括第一双极晶体管组和第二双极晶体管组，第一检测电路和第二检测电路。 第一双极晶体管组和第二双极晶体管组的ON / OFF状态由第一和第二检测电路确定，并且ON / OFF状态用于隔离不同电压源的端子和将静电电荷注入一个 的终端。

公开(公告)号：US07245467B2

公开(公告)日：2007-07-17

申请号：US10964392

申请日：2004-10-13

申请人： Ta-Hsun Yeh ,  Yung-Hao Lin ,  Yuh-Sheng Jean

发明人： Ta-Hsun Yeh ,  Yung-Hao Lin ,  Yuh-Sheng Jean

IPC分类号： H02H9/00

CPC分类号： H01L27/0259 ,  H01L2924/0002 ,  H01L2924/00

摘要： An ESD protection circuit for hybrid voltage sources includes a first bipolar transistor set and a second bipolar transistor set, a first detection circuit, and a second detection circuit. The ON/OFF states of the first bipolar transistor set and the second bipolar transistor set are determined by the first and the second detection circuit, and the ON/OFF states function to isolate terminals of the different voltage sources and discharge electrostatic charges injected into one of the terminals.

摘要翻译： 用于混合电压源的ESD保护电路包括第一双极晶体管组和第二双极晶体管组，第一检测电路和第二检测电路。 第一双极晶体管组和第二双极晶体管组的ON / OFF状态由第一和第二检测电路确定，并且ON / OFF状态用于隔离不同电压源的端子和将静电电荷注入一个 的终端。

公开(公告)号：US20120223796A1

公开(公告)日：2012-09-06

申请号：US13372503

申请日：2012-02-14

申请人： Kai-Yi Huang ,  Yuh-Sheng Jean ,  Ta-Hsun Yeh

发明人： Kai-Yi Huang ,  Yuh-Sheng Jean ,  Ta-Hsun Yeh

IPC分类号： H01F29/02

CPC分类号： H01F21/12 ,  H01F2021/125 ,  H01L23/5227 ,  H01L23/645 ,  H01L2924/0002 ,  H01L2924/00

摘要： A variable inductor includes an inductor element and a first inductance adjusting circuit. The first inductance adjusting circuit includes a first open-loop structure and a first switch element. The first switch element is coupled to the first open-loop structure. When the first switch element is in a conducting state, the first open-loop structure and the first switch element forms a first closed-loop to induce a first magnetic flux which alters a magnetic flux from the inductor element in operation.

摘要翻译： 可变电感器包括电感器元件和第一电感调节电路。 第一电感调节电路包括第一开环结构和第一开关元件。 第一开关元件耦合到第一开环结构。 当第一开关元件处于导通状态时，第一开环结构和第一开关元件形成第一闭环以产生在操作中改变来自电感器元件的磁通量的第一磁通量。

公开(公告)号：US07936245B2

公开(公告)日：2011-05-03

申请号：US12773024

申请日：2010-05-04

申请人： Kai-Yi Huang ,  Yuh-Sheng Jean ,  Ta-Hsun Yeh

发明人： Kai-Yi Huang ,  Yuh-Sheng Jean ,  Ta-Hsun Yeh

IPC分类号： H01F5/00

CPC分类号： H01F17/0006

摘要： A stacked structure of a spiral inductor includes a first metal layer, a second metal layer, a first set of vias, and a second set of vias. The first metal layer includes a first segment, a second segment, and a third segment, wherein the layout direction of the third segment is different from the layout direction of the first and second segments. The second metal layer includes a fourth segment, a fifth segment, and a sixth segment connected to the fifth segment, wherein the layout direction of the sixth segment is different from the layout direction of the fourth and fifth segments. The first set of vias connects the first and fourth segments, and they construct a first shunt winding. The second set of vias connects the second and fifth segments, and they construct a second shunt winding. The third and sixth segments construct a crossover region.

摘要翻译： 螺旋电感器的堆叠结构包括第一金属层，第二金属层，第一组通孔和第二组通孔。 第一金属层包括第一段，第二段和第三段，其中第三段的布局方向与第一段和第二段的布局方向不同。 第二金属层包括第四段，第五段和连接到第五段的第六段，其中第六段的布局方向与第四段和第五段的布局方向不同。 第一组通孔连接第一和第四段，并构成第一个分流绕组。 第二组通孔连接第二和第五段，并且它们构成第二分流绕组。 第三和第六段构成交叉区域。

公开(公告)号：US07612645B2

公开(公告)日：2009-11-03

申请号：US11548687

申请日：2006-10-11

申请人： Ta-Hsun Yeh ,  Yuh-Sheng Jean

发明人： Ta-Hsun Yeh ,  Yuh-Sheng Jean

IPC分类号： H01F5/00

CPC分类号： H01F17/0006 ,  H01F27/34 ,  H01L23/5227 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated inductor formed on a substrate comprises a metal layer pattern, a via layer pattern overlapping and electrically connected to the metal layer, and a redistribution layer pattern overlapping and electrically connected to the via layer. The metal layer pattern, the via layer pattern, and the redistribution layer pattern are a coil pattern.

摘要翻译： 形成在基板上的集成电感器包括金属层图案，与金属层重叠并电连接的通孔层图案，以及重叠并电连接到通孔层的再分布层图案。 金属层图案，通孔层图案和再分布层图案是线圈图案。

公开(公告)号：US20080251841A1

公开(公告)日：2008-10-16

申请号：US12056293

申请日：2008-03-27

申请人： Kai-Yi Huang ,  Ta-Hsun Yeh ,  Yuh-Sheng Jean

发明人： Kai-Yi Huang ,  Ta-Hsun Yeh ,  Yuh-Sheng Jean

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66659

摘要： The structure of the MOS transistor provided in this invention has LDD (lightly doped drain) and halo doped regions removed from the source, the drain or both regions in the substrate for improved linearity range when operated as a voltage-controlled resistor. The removal of the LDD and halo doped regions is performed by simply modifying the standard mask of the MOS process using a logic operation layer with no extra mask required.

摘要翻译： 在本发明中提供的MOS晶体管的结构具有从源极，漏极或衬底中的两个区域去除的LDD（轻掺杂漏极）和卤素掺杂区域，用于当作为压控电阻器工作时提高线性范围。 通过简单地使用没有额外掩模的逻辑运算层来修改MOS工艺的标准掩模来执行LDD和光晕掺杂区的去除。

公开(公告)号：US20090146252A1

公开(公告)日：2009-06-11

申请号：US12277309

申请日：2008-11-25

申请人： Kai-Yi Huang ,  Ta-Hsun Yeh ,  Yuh-Sheng Jean

发明人： Kai-Yi Huang ,  Ta-Hsun Yeh ,  Yuh-Sheng Jean

IPC分类号： H01L29/00

CPC分类号： H01L23/5227 ,  H01L28/10 ,  H01L2924/0002 ,  H01L2924/00

摘要： This invention provides an integrated inductor structure including a substrate, a metal coil layer on the substrate and a dielectric layer between the substrate and the metal coil layer. A well shielding structure for reducing eddy current is disposed in the substrate under the metal coil layer. The well shielding structure is chequered with a plurality of N wells and a plurality of P wells. The N wells and P wells are arranged in a chessboard-like manner. A P+ pickup ring is provided in the substrate to encompass the well shielding structure. A guard ring is formed directly on the P+ pickup ring.

摘要翻译： 本发明提供了一种集成电感器结构，其包括衬底，衬底上的金属线圈层和在衬底和金属线圈层之间的介电层。 用于减少涡流的良好屏蔽结构设置在金属线圈层下方的基板中。 阱屏蔽结构用多个N阱和多个P阱进行方格。 N井和P井以棋盘状排列。 P +拾取环设置在衬底中以包围阱屏蔽结构。 保护环直接形成在P +拾音环上。

公开(公告)号：US20060006431A1

公开(公告)日：2006-01-12

申请号：US11174743

申请日：2005-07-05

申请人： Yuh-Sheng Jean ,  Ta-Hsun Yeh

发明人： Yuh-Sheng Jean ,  Ta-Hsun Yeh

IPC分类号： H01L29/76 ,  H01L21/336

CPC分类号： H01L29/93 ,  H01L29/94

摘要： A metal oxide semiconductor (MOS) varactor includes a first terminal and a second terminal, and the MOS varactor comprises a substrate; a deep well, formed on the substrate; and a first MOS device, formed on the deep well; wherein a gate of the first MOS device is coupled to the first terminal, and a source and a drain of the first MOS device are coupled to the second terminal.

摘要翻译： 金属氧化物半导体（MOS）变容二极管包括第一端子和第二端子，并且MOS变容二极管包括衬底; 在衬底上形成深井; 和深井形成的第一MOS器件; 其中所述第一MOS器件的栅极耦合到所述第一端子，并且所述第一MOS器件的源极和漏极耦合到所述第二端子。

公开(公告)号：US07327555B2

公开(公告)日：2008-02-05

申请号：US11277046

申请日：2006-03-21

申请人： Ta-Hsun Yeh ,  Yuh-Sheng Jean

发明人： Ta-Hsun Yeh ,  Yuh-Sheng Jean

IPC分类号： H01G4/06

CPC分类号： H01G4/005 ,  H01G4/306 ,  H01L27/0805

摘要： A capacitor structure includes a first electrode structure, a second electrode structure, and a capacitor dielectric. The first electrode structure includes a plurality of first conductive plates vertically disposed and parallel to one another. The second electrode structure includes a plurality of second conductive plates disposed alternately with the first conductive plates. Each first conductive plate includes a plurality of first conductive bars electrically coupled to the first conductive bar stacked thereon with at least a first conductive via. Each second conductive plate includes a plurality of second conductive bars electrically coupled to the second conductive bar stacked thereon with at least a second conductive via.

摘要翻译： 电容器结构包括第一电极结构，第二电极结构和电容器电介质。 第一电极结构包括垂直设置并彼此平行的多个第一导电板。 第二电极结构包括与第一导电板交替布置的多个第二导电板。 每个第一导电板包括多个第一导电棒，其电连接到其上堆叠的第一导电棒，并具有至少第一导电通孔。 每个第二导电板包括多个第二导电棒，其电连接到其上堆叠的第二导电棒，并具有至少第二导电通孔。

公开(公告)号：US07986007B2

公开(公告)日：2011-07-26

申请号：US12056293

申请日：2008-03-27

申请人： Kai-Yi Huang ,  Ta-Hsun Yeh ,  Yuh-Sheng Jean

发明人： Kai-Yi Huang ,  Ta-Hsun Yeh ,  Yuh-Sheng Jean

IPC分类号： H01L27/12

CPC分类号： H01L29/66659

摘要： The structure of the MOS transistor provided in this invention has LDD (lightly doped drain) and halo doped regions removed from the source, the drain or both regions in the substrate for improved linearity range when operated as a voltage-controlled resistor. The removal of the LDD and halo doped regions is performed by simply modifying the standard mask of the MOS process using a logic operation layer with no extra mask required.

摘要翻译： 在本发明中提供的MOS晶体管的结构具有从源极，漏极或衬底中的两个区域去除的LDD（轻掺杂漏极）和卤素掺杂区域，用于当作为压控电阻器工作时提高线性范围。 通过简单地使用没有额外掩模的逻辑运算层来修改MOS工艺的标准掩模来执行LDD和光晕掺杂区的去除。