公开(公告)号：US06888774B2

公开(公告)日：2005-05-03

申请号：US10224499

申请日：2002-08-21

申请人： Takanobu Suzuki ,  Tamaki Tsuruda ,  Katsushige Hayashi

发明人： Takanobu Suzuki ,  Tamaki Tsuruda ,  Katsushige Hayashi

IPC分类号： G01R31/28 ,  G11C11/401 ,  G11C11/409 ,  G11C29/00 ,  G11C29/28 ,  G11C29/34 ,  G11C8/00

CPC分类号： G11C29/28 ,  G11C2029/2602

摘要： A semiconductor memory device is of a bank switching type having a plurality of memory array banks provided in a memory chip which can be switched from one to another for storage operation. The semiconductor memory device includes: a plurality of memory arrays in the memory array banks; an input/output circuit for transmitting information data between the memory arrays and the outside; a data bus for connecting between the memory arrays and the input/output circuit; and N-channel transistors provided across the data bus. The data bus consists of a plurality of adjacent lines. Each of N-channel transistors is connected at their drain to the corresponding lines of the data bus while at their source to the ground. When a multi-bit test is commenced for writing and reading data on the memory arrays, the N-channel transistors are turned on to connect the lines of the data bus to the ground.

摘要翻译： 半导体存储器件是具有存储器芯片中的多个存储器阵列组的存储体交换型，其可以从一个切换到另一个用于存储操作。 半导体存储器件包括：存储器阵列中的多个存储器阵列; 用于在存储器阵列和外部之间传送信息数据的输入/输出电路; 用于连接存储器阵列和输入/输出电路的数据总线; 和跨越数据总线的N沟道晶体管。 数据总线由多条相邻线组成。 每个N沟道晶体管在其漏极处连接到数据总线的相应线，同时它们的源极处于接地。 当开始对存储器阵列上的数据写入和读取进行多位测试时，N沟道晶体管导通，将数据总线的线路连接到地。

公开(公告)号：US09436598B2

公开(公告)日：2016-09-06

申请号：US14003100

申请日：2011-03-04

申请人： Tamaki Tsuruda ,  Tamiyu Kato

发明人： Tamaki Tsuruda ,  Tamiyu Kato

IPC分类号： G06F12/00 ,  G06F12/02 ,  G11C16/22

CPC分类号： G06F12/0246 ,  G11C16/225

摘要： In an internal register, a value for controlling operation of a flash memory is stored. A power shutoff detection register holds a value which changes when power shutoff occurs, and data stored in a specific memory cell is written in the power shutoff detection register. An EX-OR circuit compares the data stored in the specific memory cell with the value of the power shutoff detection register to thereby detect power shutoff. When power shutoff is detected, the value of the internal register is re-set. Thus, when power shutoff occurs, the flash memory can be prevented from malfunctioning.

摘要翻译： 在内部寄存器中，存储用于控制闪速存储器的操作的值。 电源关闭检测寄存器保存发生电源关闭时变化的值，存储在特定存储单元中的数据写入电源关闭检测寄存器。 EX-OR电路将存储在特定存储单元中的数据与功率关闭检测寄存器的值进行比较，从而检测电源关闭。 当检测到电源关闭时，内部寄存器的值被重新设置。 因此，当发生电源关闭时，可以防止闪存发生故障。

公开(公告)号：US20070183200A1

公开(公告)日：2007-08-09

申请号：US11655154

申请日：2007-01-19

申请人： Tamaki Tsuruda

发明人： Tamaki Tsuruda

IPC分类号： G11C14/00 ,  G11C11/34

CPC分类号： G11C16/24

摘要： A precharge signal generation circuit outputs a precharge signal including a pulse every access cycle with respect to a data register in a first mode, and generates a precharge signal by masking the signal including the pulse every access cycle with respect to the data register when access to a memory cell other than a predetermined memory cell in the data register is designated in a second mode. A first precharge circuit precharges a bit line pair in response to activation of the precharge signal.

摘要翻译： 预充电信号产生电路在第一模式下输出包括相对于数据寄存器的访问周期的每个访问周期的脉冲的预充电信号，并且当访问数据寄存器时，相对于数据寄存器屏蔽包括脉冲在内的每个访问周期的信号的预充电信号 在第二模式中指定数据寄存器中除了预定存储单元之外的存储单元。 第一预充电电路响应于预充电信号的激活而对位线对进行预充电。

公开(公告)号：US07508706B2

公开(公告)日：2009-03-24

申请号：US11655154

申请日：2007-01-19

申请人： Tamaki Tsuruda

发明人： Tamaki Tsuruda

IPC分类号： G11C11/34

CPC分类号： G11C16/24

摘要： A precharge signal generation circuit outputs a precharge signal including a pulse every access cycle with respect to a data register in a first mode, and generates a precharge signal by masking the signal including the pulse every access cycle with respect to the data register when access to a memory cell other than a predetermined memory cell in the data register is designated in a second mode. A first precharge circuit precharges a bit line pair in response to activation of the precharge signal.

摘要翻译： 预充电信号产生电路在第一模式下输出包括相对于数据寄存器的访问周期的每个访问周期的脉冲的预充电信号，并且当访问数据寄存器时，相对于数据寄存器屏蔽包括脉冲在内的每个访问周期的信号的预充电信号 在第二模式中指定数据寄存器中除了预定存储单元之外的存储单元。 第一预充电电路响应于预充电信号的激活而对位线对进行预充电。

公开(公告)号：US20130339590A1

公开(公告)日：2013-12-19

申请号：US14003100

申请日：2011-03-04

申请人： Tamaki Tsuruda ,  Tamiyu Kato

发明人： Tamaki Tsuruda ,  Tamiyu Kato

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  G11C16/225

摘要： In an internal register, a value for controlling operation of a flash memory is stored. A power shutoff detection register holds a value which changes when power shutoff occurs, and data stored in a specific memory cell is written in the power shutoff detection register. An EX-OR circuit compares the data stored in the specific memory cell with the value of the power shutoff detection register to thereby detect power shutoff. When power shutoff is detected, the value of the internal register is re-set. Thus, when power shutoff occurs, the flash memory can be prevented from malfunctioning.

摘要翻译： 在内部寄存器中，存储用于控制闪速存储器的操作的值。 电源关闭检测寄存器保存发生电源关闭时变化的值，存储在特定存储单元中的数据写入电源关闭检测寄存器。 EX-OR电路将存储在特定存储单元中的数据与功率关闭检测寄存器的值进行比较，从而检测电源关闭。 当检测到电源关闭时，内部寄存器的值被重新设置。 因此，当发生电源关闭时，可以防止闪存发生故障。

公开(公告)号：US06791896B2

公开(公告)日：2004-09-14

申请号：US10000397

申请日：2001-12-04

申请人： Tamaki Tsuruda ,  Yoshio Fudeyasu ,  Kozo Ishida

发明人： Tamaki Tsuruda ,  Yoshio Fudeyasu ,  Kozo Ishida

IPC分类号： G11C800

CPC分类号： G11C8/00

摘要： The state of a prescribed internal column address signal bit is selectively fixed according to a mode switch circuit. A specific row address signal bit is transmitted instead of a column address signal bit under the control of the mode switch circuit. Thus, a semiconductor memory device having a plurality of storage capacities and address spaces is realized with a single chip structure.

摘要翻译： 根据模式切换电路选择性地固定规定的内部列地址信号位的状态。 在模式切换电路的控制下，发送特定的行地址信号位而不是列地址信号位。 因此，具有多个存储容量和地址空间的半导体存储器件通过单个芯片结构实现。