利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

64 条记录 (耗时 0.024 秒)

    Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET
    1.
    发明申请
    Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET 审中-公开
    高K金属栅P型MOSFET的低阈值电压和反转氧化层厚度缩放

    公开(公告)号：US20130032886A1

    公开(公告)日：2013-02-07

    申请号：US13195316

    申请日：2011-08-01

    申请人： Takashi Ando ,  Changhwan Choi ,  Martin M. Frank ,  Unoh Kwon ,  Vijay Narayanan

    发明人： Takashi Ando ,  Changhwan Choi ,  Martin M. Frank ,  Unoh Kwon ,  Vijay Narayanan

    IPC分类号： H01L27/092 ,  H01L21/8238

    CPC分类号： H01L27/0922 ,  H01L21/823807 ,  H01L29/16 ,  H01L29/161 ,  H01L29/42364 ,  H01L29/4966 ,  H01L29/517

    摘要： A structure has a semiconductor substrate and an nFET and a pFET disposed upon the substrate. The pFET has a semiconductor SiGe channel region formed upon or within a surface of the semiconductor substrate and a gate dielectric having an oxide layer overlying the channel region and a high-k dielectric layer overlying the oxide layer. A gate electrode overlies the gate dielectric and has a lower metal layer abutting the high-k layer, a scavenging metal layer abutting the lower metal layer, and an upper metal layer abutting the scavenging metal layer. The metal layer scavenges oxygen from the substrate (nFET) and SiGe (pFET) interface with the oxide layer resulting in an effective reduction in Tinv and Vt of the pFET, while scaling Tiny and maintaining Vt for the nFET, resulting in the Vt of the pFET becoming closer to the Vt of a similarly constructed nFET with scaled Tinv values.

    摘要翻译： 结构具有半导体衬底以及设置在衬底上的nFET和pFET。 pFET具有形成在半导体衬底的表面上或其表面上的半导体SiGe沟道区，以及覆盖沟道区的氧化物层和覆盖氧化物层的高k电介质层的栅极电介质。 栅电极覆盖在栅极电介质上，并且具有邻接高k层的下金属层，邻接下金属层的清除金属层和与清除金属层邻接的上金属层。 金属层清除了衬底（nFET）中的氧和与氧化物层的SiGe（pFET）界面，导致pFET的Tinv和Vt有效降低，同时缩小Tiny并维持nFET的Vt，导致Vt pFET变得更接近具有缩放Tinv值的类似构造的nFET的Vt。

    Scaled equivalent oxide thickness for field effect transistor devices
    3.
    发明授权
    Scaled equivalent oxide thickness for field effect transistor devices 有权
    场效应晶体管器件的等效氧化物厚度变化

    公开(公告)号：US08343839B2

    公开(公告)日：2013-01-01

    申请号：US12788454

    申请日：2010-05-27

    申请人： Takashi Ando ,  Changhwan Choi ,  Unoh Kwon ,  Vijay Narayanan

    发明人： Takashi Ando ,  Changhwan Choi ,  Unoh Kwon ,  Vijay Narayanan

    IPC分类号： H01L21/8236

    CPC分类号： H01L21/823842 ,  H01L21/02164 ,  H01L21/02697 ,  H01L21/28229 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/518

    摘要： A method for forming a field effect transistor device includes forming an oxide layer on a substrate, forming a dielectric layer on the oxide layer, forming a first TiN layer on the dielectric layer, forming a metallic layer on the first layer, forming a second TiN layer on the metallic layer, removing a portion of the first TiN layer, the metallic layer, and the second TiN layer to expose a portion of the dielectric layer, forming a layer of stoichiometric TiN on the exposed portion of the dielectric layer and the second TiN layer, heating the device, and forming a polysilicon layer on the device.

    摘要翻译： 一种形成场效应晶体管器件的方法包括在衬底上形成氧化物层，在氧化层上形成电介质层，在电介质层上形成第一TiN层，在第一层上形成金属层，形成第二TiN 去除一部分第一TiN层，金属层和第二TiN层以暴露介电层的一部分，在介电层的暴露部分上形成化学计量的TiN层，第二层 TiN层，加热器件，并在器件上形成多晶硅层。

    Scaled Equivalent Oxide Thickness for Field Effect Transistor Devices
    5.
    发明申请
    Scaled Equivalent Oxide Thickness for Field Effect Transistor Devices 有权
    场效应晶体管器件的等效氧化物厚度

    公开(公告)号：US20110291198A1

    公开(公告)日：2011-12-01

    申请号：US12788454

    申请日：2010-05-27

    申请人： Takashi Ando ,  Changhwan Choi ,  Unoh Kwon ,  Vijay Narayanan

    发明人： Takashi Ando ,  Changhwan Choi ,  Unoh Kwon ,  Vijay Narayanan

    IPC分类号： H01L27/088 ,  H01L21/8234

    CPC分类号： H01L21/823842 ,  H01L21/02164 ,  H01L21/02697 ,  H01L21/28229 ,  H01L21/823857 ,  H01L29/517 ,  H01L29/518

    摘要： A method for forming a field effect transistor device includes forming an oxide layer on a substrate, forming a dielectric layer on the oxide layer, forming a first TiN layer on the dielectric layer, forming a metallic layer on the first layer, forming a second TiN layer on the metallic layer, removing a portion of the first TiN layer, the metallic layer, and the second TiN layer to expose a portion of the dielectric layer, forming a layer of stoichiometric TiN on the exposed portion of the dielectric layer and the second TiN layer, heating the device, and forming a polysilicon layer on the device.

    摘要翻译： 一种形成场效应晶体管器件的方法包括在衬底上形成氧化物层，在氧化层上形成电介质层，在电介质层上形成第一TiN层，在第一层上形成金属层，形成第二TiN 去除一部分第一TiN层，金属层和第二TiN层以暴露介电层的一部分，在介电层的暴露部分上形成化学计量的TiN层，第二层 TiN层，加热器件，并在器件上形成多晶硅层。

    Replacement Gate Devices With Barrier Metal For Simultaneous Processing
    8.
    发明申请
    Replacement Gate Devices With Barrier Metal For Simultaneous Processing 失效
    具有阻隔金属的替代门装置用于同时处理

    公开(公告)号：US20120139053A1

    公开(公告)日：2012-06-07

    申请号：US12960586

    申请日：2010-12-06

    申请人： Takashi Ando ,  Michael P. Chudzik ,  Siddarth A. Krishnan ,  Unoh Kwon ,  Vijay Narayanan

    发明人： Takashi Ando ,  Michael P. Chudzik ,  Siddarth A. Krishnan ,  Unoh Kwon ,  Vijay Narayanan

    IPC分类号： H01L27/092 ,  H01L21/8238

    CPC分类号： H01L21/823842 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/66545 ,  H01L29/66606 ,  H01L29/7848

    摘要： A method of simultaneously fabricating n-type and p type field effect transistors can include forming a first replacement gate having a first gate metal layer adjacent a gate dielectric layer in a first opening in a dielectric region overlying a first active semiconductor region. A second replacement gate including a second gate metal layer can be formed adjacent a gate dielectric layer in a second opening in a dielectric region overlying a second active semiconductor region. At least portions of the first and second gate metal layers can be stacked in a direction of their thicknesses and separated from each other by at least a barrier metal layer. The NFET resulting from the method can include the first active semiconductor region, the source/drain regions therein and the first replacement gate, and the PFET resulting from the method can include the second active semiconductor region, source/drain regions therein and the second replacement gate.

    摘要翻译： 同时制造n型和p型场效应晶体管的方法可以包括在覆盖第一有源半导体区域的电介质区域中的第一开口中形成具有与栅极电介质层相邻的第一栅极金属层的第一替代栅极。 包括第二栅极金属层的第二替代栅极可以在覆盖在第二有源半导体区域上的电介质区域中的第二开口中邻近栅极电介质层形成。 第一和第二栅极金属层的至少一部分可以沿其厚度的方向堆叠并且通过至少阻挡金属层彼此分离。 由该方法产生的NFET可以包括第一有源半导体区域，其中的源极/漏极区域和第一替换栅极，并且由该方法产生的PFET可以包括第二有源半导体区域，其中的源/漏区域和第二替换 门。

    Replacement gate devices with barrier metal for simultaneous processing
    9.
    发明授权
    Replacement gate devices with barrier metal for simultaneous processing 失效
    具有隔离金属的替换门装置用于同时处理

    公开(公告)号：US08420473B2

    公开(公告)日：2013-04-16

    申请号：US12960586

    申请日：2010-12-06

    申请人： Takashi Ando ,  Michael P. Chudzik ,  Siddarth A. Krishnan ,  Unoh Kwon ,  Vijay Narayanan

    发明人： Takashi Ando ,  Michael P. Chudzik ,  Siddarth A. Krishnan ,  Unoh Kwon ,  Vijay Narayanan

    IPC分类号： H01L21/8238 ,  H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

    CPC分类号： H01L21/823842 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/66545 ,  H01L29/66606 ,  H01L29/7848

    摘要： A method of simultaneously fabricating n-type and p type field effect transistors can include forming a first replacement gate having a first gate metal layer adjacent a gate dielectric layer in a first opening in a dielectric region overlying a first active semiconductor region. A second replacement gate including a second gate metal layer can be formed adjacent a gate dielectric layer in a second opening in a dielectric region overlying a second active semiconductor region. At least portions of the first and second gate metal layers can be stacked in a direction of their thicknesses and separated from each other by at least a barrier metal layer. The NFET resulting from the method can include the first active semiconductor region, the source/drain regions therein and the first replacement gate, and the PFET resulting from the method can include the second active semiconductor region, source/drain regions therein and the second replacement gate.

    摘要翻译： 同时制造n型和p型场效应晶体管的方法可以包括在覆盖第一有源半导体区域的电介质区域中的第一开口中形成具有与栅极电介质层相邻的第一栅极金属层的第一替代栅极。 包括第二栅极金属层的第二替代栅极可以在覆盖在第二有源半导体区域上的电介质区域中的第二开口中邻近栅极电介质层形成。 第一和第二栅极金属层的至少一部分可以沿其厚度的方向堆叠并且通过至少阻挡金属层彼此分离。 由该方法产生的NFET可以包括第一有源半导体区域，其中的源极/漏极区域和第一替换栅极，并且由该方法产生的PFET可以包括第二有源半导体区域，其中的源/漏区域和第二替换 门。

    Replacement gate structure for transistor with a high-K gate stack
    10.
    发明授权
    Replacement gate structure for transistor with a high-K gate stack 失效
    具有高K栅极堆叠的晶体管的替代栅极结构

    公开(公告)号：US08716118B2

    公开(公告)日：2014-05-06

    申请号：US13345295

    申请日：2012-01-06

    申请人： Takashi Ando ,  Eduard A. Cartier ,  Unoh Kwon ,  Vijay Narayanan

    发明人： Takashi Ando ,  Eduard A. Cartier ,  Unoh Kwon ,  Vijay Narayanan

    IPC分类号： H01L21/3205

    CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L21/28185 ,  H01L27/1203 ,  H01L29/4908 ,  H01L29/4966 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66545

    摘要： A transistor includes a semiconductor layer and a gate structure located on the semiconductor layer. The gate structure includes a first dielectric layer. The first dielectric layer includes a doped region and an undoped region below the doped region. A second dielectric layer is located on the first dielectric layer, and a first metal nitride layer is located on the second dielectric layer. The doped region of the first dielectric layer comprises dopants from the second dielectric layer. Source and drain regions in the semiconductor layer are located on opposite sides of the gate structure.

    摘要翻译： 晶体管包括位于半导体层上的半导体层和栅极结构。 栅极结构包括第一介电层。 第一介电层包括掺杂区域和掺杂区域下面的未掺杂区域。 第二电介质层位于第一电介质层上，第一金属氮化物层位于第二电介质层上。 第一介电层的掺杂区域包括来自第二介电层的掺杂剂。 半导体层中的源极和漏极区位于栅极结构的相对侧上。