公开(公告)号：US20100252794A1

公开(公告)日：2010-10-07

申请号：US12750323

申请日：2010-03-30

申请人： Tung-Ti YEH ,  Neng-Kuo CHEN ,  Cheng-Yuan TSAI ,  Chung-Yi YU ,  Chia-Shiung TSAI

发明人： Tung-Ti YEH ,  Neng-Kuo CHEN ,  Cheng-Yuan TSAI ,  Chung-Yi YU ,  Chia-Shiung TSAI

IPC分类号： H01L45/00 ,  H01L21/06

CPC分类号： H01L45/1226 ,  H01L45/06 ,  H01L45/144 ,  H01L45/1675

摘要： A phase change memory device and a method of manufacture are provided. The phase change memory device includes a phase change layer electrically coupled to a top electrode and a bottom electrode, the phase change layer comprising a phase change material. A mask layer is formed overlying the phase change layer. A first sealing layer is formed overlying the mask layer, and a second sealing layer is formed overlying the first sealing layer.

摘要翻译： 提供了一种相变存储器件及其制造方法。 相变存储器件包括电耦合到顶电极和底电极的相变层，所述相变层包括相变材料。 掩模层形成在相变层上。 形成覆盖在掩模层上的第一密封层，并且形成覆盖在第一密封层上的第二密封层。

公开(公告)号：US20130140525A1

公开(公告)日：2013-06-06

申请号：US13308997

申请日：2011-12-01

申请人： Chi-Ming CHEN ,  Po-Chun LIU ,  Hung-Ta LIN ,  Chung-Yi YU ,  Chia-Shiung TSAI ,  Ho-Yung David HWANG

发明人： Chi-Ming CHEN ,  Po-Chun LIU ,  Hung-Ta LIN ,  Chung-Yi YU ,  Chia-Shiung TSAI ,  Ho-Yung David HWANG

IPC分类号： H01L29/205 ,  H01L21/20

CPC分类号： C30B23/025 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787 ,  H01L33/007 ,  H01L33/12 ,  H01L33/30 ,  H01S5/021 ,  H01S5/0218 ,  H01S5/32341 ,  H01S2301/173

摘要： A semiconductor structure includes a silicon substrate; more than one bulk layer of group-III/group-V (III-V) compound semiconductor atop the silicon substrate; and each bulk layer of the group III-V compound is separated by an interlayer.

摘要翻译： 半导体结构包括硅衬底; 在硅衬底顶上有III-Ⅴ族（Ⅴ-Ⅴ）族化合物半导体的多层体积层; 并且III-V族化合物的每个本体层被中间层分离。

公开(公告)号：US20130112939A1

公开(公告)日：2013-05-09

申请号：US13290534

申请日：2011-11-07

申请人： Chi-Ming CHEN ,  Po-Chun LIU ,  Hung-Ta LIN ,  Chin-Cheng CHANG ,  Chung-Yi YU ,  Chia-Shiung TSAI ,  Ho-Yung David HWANG

发明人： Chi-Ming CHEN ,  Po-Chun LIU ,  Hung-Ta LIN ,  Chin-Cheng CHANG ,  Chung-Yi YU ,  Chia-Shiung TSAI ,  Ho-Yung David HWANG

IPC分类号： H01L29/06 ,  H01L21/20

CPC分类号： H01L33/007 ,  C30B25/183 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/2003 ,  H01L29/66462

摘要： A circuit structure includes a substrate and a patterned dielectric layer over the substrate. The patterned dielectric layer includes a plurality of vias; and a number of group-III group-V (III-V) compound semiconductor layer. The III-V compound semiconductor layers include a first layer in the vias, a second layer over the first layer and the dielectric layer, and a bulk layer over the second layer.

摘要翻译： 电路结构包括衬底和衬底上的图案化电介质层。 图案化电介质层包括多个通孔; 和III族V族（III-V）族化合物半导体层。 III-V族化合物半导体层包括通孔中的第一层，第一层上的第二层和电介质层，以及在第二层上的体层。

公开(公告)号：US20140197418A1

公开(公告)日：2014-07-17

申请号：US13743045

申请日：2013-01-16

申请人： Chi-Ming CHEN ,  Po-Chun LIU ,  Chung-Yi YU ,  Chia-Shiung TSAI

发明人： Chi-Ming CHEN ,  Po-Chun LIU ,  Chung-Yi YU ,  Chia-Shiung TSAI

IPC分类号： H01L29/06 ,  H01L21/02

CPC分类号： H01L21/02507 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/778 ,  H01L29/7787

摘要： A semiconductor structure includes a substrate, a first III-V compound layer over the substrate, one or more sets of III-V compound layers over the first III-V compound layer, a second III-V compound layer over the one or more sets of III-V compound layers, and an active layer over the second III-V compound layer. The first III-V compound layer has a first type doping. Each of the one or more sets of III-V compound layers includes a lower III-V compound layer and an upper III-V compound layer over the lower III-V compound layer. The upper III-V compound layer having the first type doping, and the lower III-V compound layer is at least one of undoped, unintentionally doped having a second type doping, or doped having the second type doping. The second III-V compound layer is either undoped or unintentionally doped having the second type doping.

摘要翻译： 半导体结构包括衬底，在衬底上的第一III-V化合物层，在第一III-V化合物层上的一组或多组III-V化合物层，在一个或多个组上的第二III-V化合物层 的III-V化合物层，以及在第二III-V化合物层上的活性层。 第一III-V族化合物层具有第一种掺杂。 一组或多组III-V化合物层中的每一个在下III-V化合物层上包括下III-V化合物层和上III-V化合物层。 具有第一类掺杂的上III-V化合物层和下III-V族化合物层是至少一种未掺杂的，无意掺杂的具有第二类型掺杂或掺杂具有第二类掺杂的至少一种。 第二III-V族化合物层是未掺杂的或无意掺杂的，具有第二种掺杂。

公开(公告)号：US20130099243A1

公开(公告)日：2013-04-25

申请号：US13277692

申请日：2011-10-20

申请人： Chi-Ming CHEN ,  Po-Chun LIU ,  Hung-Ta LIN ,  Chin-Cheng CHANG ,  Chung-Yi YU ,  Chia-Shiung TSAI ,  Ho-Yung David HWANG

发明人： Chi-Ming CHEN ,  Po-Chun LIU ,  Hung-Ta LIN ,  Chin-Cheng CHANG ,  Chung-Yi YU ,  Chia-Shiung TSAI ,  Ho-Yung David HWANG

IPC分类号： H01L29/20 ,  H01L21/20

CPC分类号： H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/452 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787

摘要： A circuit structure includes a substrate, a nucleation layer of undoped aluminum nitride, a graded buffer layer comprising aluminum, gallium, nitrogen, one of silicon and oxygen, and a p-type conductivity dopant, a ungraded buffer layer comprising gallium, nitrogen, one of silicon and oxygen, and a p-type conductivity dopant without aluminum, and a bulk layer of undoped gallium nitride over the ungraded buffer layer. The various dopants in the graded buffer layer and the ungraded buffer layer increases resistivity and results in layers having an intrinsically balanced conductivity.

摘要翻译： 电路结构包括衬底，未掺杂的氮化铝的成核层，包含铝，镓，氮，硅和氧中的一种的梯度缓冲层和p型导电掺杂剂，包含镓，氮，一个 的硅和氧，以及没有铝的p型导电掺杂物，以及未分级缓冲层上的未掺杂氮化镓的体层。 分级缓冲层和未分级缓冲层中的各种掺杂剂增加了电阻率并导致具有本质上平衡的导电性的层。

公开(公告)号：US20110177668A1

公开(公告)日：2011-07-21

申请号：US12688083

申请日：2010-01-15

申请人： Der-Chyang YEH ,  Hsun-Chung KUANG ,  Ming Chyi LIU ,  Chung-Yi YU ,  Chih-Ping CHAO ,  Alexander KALNITSKY

发明人： Der-Chyang YEH ,  Hsun-Chung KUANG ,  Ming Chyi LIU ,  Chung-Yi YU ,  Chih-Ping CHAO ,  Alexander KALNITSKY

IPC分类号： H01L21/02

CPC分类号： H01L28/20 ,  H01L21/76801 ,  H01L21/76843 ,  H01L21/76864 ,  H01L21/76865 ,  H01L27/016 ,  H01L28/24

摘要： A method of making a thin film resistor includes: forming a doped region in a semiconductor substrate; forming a dielectric layer over the substrate; forming a thin film resistor over the dielectric layer; forming a contact hole in the dielectric layer before annealing the thin film resistor, wherein the contact hole exposes a portion of the doped region; and performing rapid thermal annealing on the thin film resistor after forming the contact hole.

摘要翻译： 制造薄膜电阻器的方法包括：在半导体衬底中形成掺杂区域; 在所述衬底上形成介电层; 在介电层上形成薄膜电阻; 在退火所述薄膜电阻器之前，在所述电介质层中形成接触孔，其中所述接触孔暴露所述掺杂区域的一部分; 并且在形成接触孔之后对薄膜电阻器进行快速热退火。

公开(公告)号：US20140209919A1

公开(公告)日：2014-07-31

申请号：US13753867

申请日：2013-01-30

申请人： Han-Chin CHIU ,  Chen-Hao CHIANG ,  Chi-Ming CHEN ,  Chung-Yi YU

发明人： Han-Chin CHIU ,  Chen-Hao CHIANG ,  Chi-Ming CHEN ,  Chung-Yi YU

IPC分类号： H01L29/66 ,  H01L29/20

CPC分类号： H01L29/42364 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： A method including forming a III-V compound layer on a substrate and implanting a main dopant in the III-V compound layer to form source and drain regions. The method further includes implanting a group V species into the source and drain regions. A semiconductor device including a substrate and a III-V compound layer over the substrate. The semiconductor device further includes source and drain regions in the III-V layer, wherein the source and drain regions comprises a first dopant and a second dopant, and the second dopant comprises a group V material.

摘要翻译： 一种方法，包括在衬底上形成III-V化合物层并在III-V化合物层中注入主掺杂剂以形成源区和漏区。 该方法还包括将V族物质注入源区和漏区。 一种半导体器件，包括在衬底上的衬底和III-V化合物层。 半导体器件还包括III-V层中的源区和漏区，其中源区和漏区包括第一掺杂剂和第二掺杂剂，第二掺杂剂包括第V族材料。