公开(公告)号：US08735252B2

公开(公告)日：2014-05-27

申请号：US13490635

申请日：2012-06-07

申请人： Weibo Yu ,  Ming-Hsi Yeh ,  Chih-Tang Peng ,  Hao-Ming Lien ,  Chao-Cheng Chen ,  Syun-Ming Jang

发明人： Weibo Yu ,  Ming-Hsi Yeh ,  Chih-Tang Peng ,  Hao-Ming Lien ,  Chao-Cheng Chen ,  Syun-Ming Jang

IPC分类号： H01L21/336

CPC分类号： H01L21/76224 ,  H01L29/66795

摘要： A method of fabricating a semiconductor IC is disclosed. The method includes receiving a device. The device includes a semiconductor substrate, a plurality of fins and trenches between fins in the semiconductor substrate. The method also includes filling the trenches with a dielectric material to form shallow trench isolations (STI), applying a low-thermal-budget annealing to the dielectric material, and applying a wet-treatment to the dielectric material.

摘要翻译： 公开了制造半导体IC的方法。 该方法包括接收设备。 该器件包括半导体衬底，半导体衬底中的翅片之间的多个散热片和沟槽。 该方法还包括用介电材料填充沟槽以形成浅沟槽隔离（STI），对介电材料施加低热预算退火，以及对电介质材料进行湿法处理。

公开(公告)号：US20130330906A1

公开(公告)日：2013-12-12

申请号：US13490635

申请日：2012-06-07

申请人： Weibo Yu ,  Ming-His Yeh ,  Chih-Tang Peng ,  Hao-Ming Lien ,  Chao-Cheng Chen ,  Syun-Ming Jang

发明人： Weibo Yu ,  Ming-His Yeh ,  Chih-Tang Peng ,  Hao-Ming Lien ,  Chao-Cheng Chen ,  Syun-Ming Jang

IPC分类号： H01L21/762

CPC分类号： H01L21/76224 ,  H01L29/66795

摘要： A method of fabricating a semiconductor IC is disclosed. The method includes receiving a device. The device includes a semiconductor substrate, a plurality of fins and trenches between fins in the semiconductor substrate. The method also includes filling the trenches with a dielectric material to form shallow trench isolations (STI), applying a low-thermal-budget annealing to the dielectric material, and applying a wet-treatment to the dielectric material.

摘要翻译： 公开了制造半导体IC的方法。 该方法包括接收设备。 该器件包括半导体衬底，半导体衬底中的翅片之间的多个散热片和沟槽。 该方法还包括用介电材料填充沟槽以形成浅沟槽隔离（STI），对介电材料施加低热预算退火，以及对电介质材料进行湿法处理。

公开(公告)号：US20130277760A1

公开(公告)日：2013-10-24

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

摘要翻译： FinFET器件可以包括横向邻近有源FinFET结构的虚设FinFET结构，以减少应力不平衡以及应力不平衡对有源FinFET结构的影响。 FinFET器件包括包括多个半导体鳍片的有源FinFET和包括多个半导体鳍片的虚设FinFET。 有源FinFET和虚拟FinFET彼此横向间隔开与有源FinFET的鳍间距有关的间隔。

公开(公告)号：US09647066B2

公开(公告)日：2017-05-09

申请号：US13454960

申请日：2012-04-24

申请人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

发明人： Chang-Shen Lu ,  Chih-Tang Peng ,  Tai-Chun Huang ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Yi-Hung Lin ,  Tze-Liang Lee ,  Syun-Ming Jang

IPC分类号： H01L27/088 ,  H01L29/10 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78 ,  H01L21/20

CPC分类号： H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

摘要： A FinFET device may include a dummy FinFET structure laterally adjacent an active FinFET structure to reduce stress imbalance and the effects of stress imbalance on the active FinFET structure. The FinFET device comprises an active FinFET comprising a plurality of semiconductor fins, and a dummy FinFET comprising a plurality of semiconductor fins. The active FinFET and the dummy FinFET are laterally spaced from each other by a spacing that is related to the fin pitch of the active FinFET.

公开(公告)号：US20080303102A1

公开(公告)日：2008-12-11

申请号：US11759791

申请日：2007-06-07

申请人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

发明人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

IPC分类号： H01L29/78

CPC分类号： H01L29/1054 ,  H01L21/76224 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

摘要： An isolation trench having localized stressors is provided. In accordance with embodiments of the present invention, a trench is formed in a substrate and partially filled with a dielectric material. In an embodiment, the trench is filled with a dielectric layer and a planarization step is performed to planarize the surface with the surface of the substrate. The dielectric material is then recessed below the surface of the substrate. In the recessed portion of the trench, the dielectric material may remain along the sidewalls or the dielectric material may be removed along the sidewalls. A stress film, either tensile or compressive, may then be formed over the dielectric material within the recessed portion. The stress film may also extend over a transistor or other semiconductor structure.

摘要翻译： 提供了具有局部应力源的隔离沟槽。 根据本发明的实施例，在衬底中形成沟槽并且部分地填充有电介质材料。 在一个实施例中，沟槽被填充有电介质层，并且执行平面化步骤以使其与衬底的表面平坦化。 然后将电介质材料凹入到衬底的表面下方。 在沟槽的凹陷部分中，电介质材料可以沿着侧壁保留，或者电介质材料可以沿侧壁去除。 然后可以在凹陷部分内的电介质材料上形成拉伸或压缩的应力膜。 应力膜也可以在晶体管或其它半导体结构上延伸。

公开(公告)号：US08736016B2

公开(公告)日：2014-05-27

申请号：US11759791

申请日：2007-06-07

申请人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

发明人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

IPC分类号： H01L29/78

CPC分类号： H01L29/1054 ,  H01L21/76224 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

摘要： An isolation trench having localized stressors is provided. In accordance with embodiments of the present invention, a trench is formed in a substrate and partially filled with a dielectric material. In an embodiment, the trench is filled with a dielectric layer and a planarization step is performed to planarize the surface with the surface of the substrate. The dielectric material is then recessed below the surface of the substrate. In the recessed portion of the trench, the dielectric material may remain along the sidewalls or the dielectric material may be removed along the sidewalls. A stress film, either tensile or compressive, may then be formed over the dielectric material within the recessed portion. The stress film may also extend over a transistor or other semiconductor structure.

摘要翻译： 提供了具有局部应力源的隔离沟槽。 根据本发明的实施例，在衬底中形成沟槽并且部分地填充有电介质材料。 在一个实施例中，沟槽被填充有电介质层，并且执行平面化步骤以使其与衬底的表面平坦化。 然后将电介质材料凹入到衬底的表面下方。 在沟槽的凹陷部分中，电介质材料可以沿着侧壁保留，或者电介质材料可以沿侧壁去除。 然后可以在凹陷部分内的电介质材料上形成拉伸或压缩的应力膜。 应力膜也可以在晶体管或其它半导体结构上延伸。

公开(公告)号：US08404561B2

公开(公告)日：2013-03-26

申请号：US12774219

申请日：2010-05-05

申请人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

发明人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

IPC分类号： H01L21/76

CPC分类号： H01L21/76224 ,  H01L21/76232

摘要： The invention relates to integrated circuit fabrication, and more particularly to an electronic device with an isolation structure made having almost no void. An exemplary method for fabricating an isolation structure, comprising: providing a substrate; forming a trench in the substrate; partially filling the trench with a first silicon oxide; exposing a surface of the first silicon oxide to a vapor mixture comprising NH3 and a fluorine-containing compound; heating the substrate to a temperature between 100° C. to 200° C.; and filling the trench with a second silicon oxide, whereby the isolation structure made has almost no void.

摘要翻译： 本发明涉及集成电路制造，更具体地说涉及具有几乎没有空隙的隔离结构的电子器件。 一种用于制造隔离结构的示例性方法，包括：提供衬底; 在衬底中形成沟槽; 用第一氧化硅部分地填充沟槽; 将第一氧化硅的表面暴露于包含NH 3和含氟化合物的蒸汽混合物中; 将基板加热至100℃至200℃的温度; 并用第二氧化硅填充沟槽，由此所制成的隔离结构几乎没有空隙。

公开(公告)号：US20130137251A1

公开(公告)日：2013-05-30

申请号：US13307847

申请日：2011-11-30

申请人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

发明人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

IPC分类号： H01L21/425

CPC分类号： H01L21/76237 ,  H01L21/02164 ,  H01L21/02304 ,  H01L21/02315 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481

摘要： A method includes performing a plasma treatment on a first surface of a first material and a second surface of a second material simultaneously, wherein the first material is different from the second material. A third material is formed on treated first surface of the first material and on treated second surface of the second material. The first, the second, and the third materials may include a hard mask, a semiconductor material, and an oxide, respectively.

摘要翻译： 一种方法包括同时对第一材料的第一表面和第二材料的第二表面进行等离子体处理，其中第一材料与第二材料不同。 在第一材料的经处理的第一表面和第二材料的经处理的第二表面上形成第三材料。 第一，第二和第三材料可以分别包括硬掩模，半导体材料和氧化物。

公开(公告)号：US08329552B1

公开(公告)日：2012-12-11

申请号：US13189204

申请日：2011-07-22

申请人： Chih-Tang Peng ,  Bing-Hung Chen ,  Tze-Liang Lee ,  Hao-Ming Lien

发明人： Chih-Tang Peng ,  Bing-Hung Chen ,  Tze-Liang Lee ,  Hao-Ming Lien

IPC分类号： H01L21/00

CPC分类号： H01L21/76843 ,  H01L21/02164 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/02343 ,  H01L21/02348 ,  H01L21/28562 ,  H01L21/31116 ,  H01L21/76224 ,  H01L21/76237 ,  H01L21/76876 ,  H01L21/76877 ,  H01L29/0649

摘要： A system and method for forming an isolation trench is provided. An embodiment comprises forming a trench and then lining the trench with a dielectric liner. Prior to etching the dielectric liner, an outgassing process is utilized to remove any residual precursor material that may be left over from the deposition of the dielectric liner. After the outgassing process, the dielectric liner may be etched, and the trench may be filled with a dielectric material.

摘要翻译： 提供一种用于形成隔离沟槽的系统和方法。 一个实施例包括形成沟槽，然后用电介质衬垫衬套沟槽。 在蚀刻电介质衬垫之前，使用放气过程来去除可能从电介质衬垫的沉积中留下的残余前体材料。 在除气过程之后，可以蚀刻电介质衬垫，并且可以用电介质材料填充沟槽。

公开(公告)号：US09142402B2

公开(公告)日：2015-09-22

申请号：US13307847

申请日：2011-11-30

申请人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

发明人： Yu-Ling Liou ,  Chih-Tang Peng ,  Pei-Ren Jeng ,  Hao-Ming Lien ,  Tze-Liang Lee

IPC分类号： H01L21/425 ,  H01L21/02 ,  H01L21/762 ,  H01L21/8234 ,  H01L21/3115

CPC分类号： H01L21/76237 ,  H01L21/02164 ,  H01L21/02304 ,  H01L21/02315 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481

摘要： A method includes performing a plasma treatment on a first surface of a first material and a second surface of a second material simultaneously, wherein the first material is different from the second material. A third material is formed on treated first surface of the first material and on treated second surface of the second material. The first, the second, and the third materials may include a hard mask, a semiconductor material, and an oxide, respectively.

摘要翻译： 一种方法包括同时对第一材料的第一表面和第二材料的第二表面进行等离子体处理，其中第一材料与第二材料不同。 在第一材料的经处理的第一表面和第二材料的经处理的第二表面上形成第三材料。 第一，第二和第三材料可以分别包括硬掩模，半导体材料和氧化物。