公开(公告)号：US20070101033A1

公开(公告)日：2007-05-03

申请号：US11260579

申请日：2005-10-27

申请人： Wen-Tzer Chen ,  Charles Johns ,  Ram Raghavan ,  Andrew Wottreng

发明人： Wen-Tzer Chen ,  Charles Johns ,  Ram Raghavan ,  Andrew Wottreng

IPC分类号： G06F13/14

CPC分类号： G06F13/362

摘要： A mechanism for priority control in resource allocation for low request rate, latency-sensitive units is provided. With this mechanism, when a unit makes a request to a token manager, the unit identifies the priority of its request as well as the resource which it desires to access and the unit's resource access group (RAG). This information is used to set a value of a storage device associated with the resource, priority, and RAG identified in the request. When the token manager generates and grants a token to the RAG, the token is in turn granted to a unit within the RAG based on a priority of the pending requests identified in the storage devices associated with the resource and RAG. Priority pointers are utilized to provide a round-robin fairness scheme between high and low priority requests within the RAG for the resource.

摘要翻译： 提供了一种用于低请求率，延迟敏感单元的资源分配中的优先级控制机制。 利用该机制，当单元向令牌管理器发出请求时，该单元识别其请求的优先级以及它希望访问的资源和单元的资源访问组（RAG）。 该信息用于设置与请求中标识的资源，优先级和RAG相关联的存储设备的值。 当令牌管理器生成并向RAG授予令牌时，根据在与资源和RAG相关联的存储设备中标识的未决请求的优先级，将令牌授予RAG内的单元。 优先级指针用于在资源的RAG内提供高优先级请求和低优先级请求之间的循环公平性方案。

公开(公告)号：US20050138621A1

公开(公告)日：2005-06-23

申请号：US10738720

申请日：2003-12-17

申请人： Scott Clark ,  Michael Day ,  Charles Johns ,  Andrew Wottreng

发明人： Scott Clark ,  Michael Day ,  Charles Johns ,  Andrew Wottreng

IPC分类号： G06F9/46

CPC分类号： G06F9/52 ,  G06F9/5011

摘要： A method and apparatus are provided for efficiently managing limited resources is a given computer system. The system utilizes a token manager that assigns tokens to groups of associated requestors. The tokens are then utilized by the requesters to occupy the given resource. The allocation of these tokens, thus, prevents such problems as denial of service due to a lack of available resources.

摘要翻译： 提供用于有效地管理有限资源的方法和装置是给定的计算机系统。 该系统利用令牌管理器，将令牌分配给相关联的请求者的组。 然后请求者利用令牌来占用给定的资源。 因此，这些令牌的分配可以防止由于缺乏可用资源而导致拒绝服务的问题。

公开(公告)号：US20070180269A1

公开(公告)日：2007-08-02

申请号：US11344901

申请日：2006-02-01

申请人： John Irish ,  Charles Johns ,  Chad McBride ,  Ibrahim Ouda ,  Andrew Wottreng

发明人： John Irish ,  Charles Johns ,  Chad McBride ,  Ibrahim Ouda ,  Andrew Wottreng

IPC分类号： G06F12/14

CPC分类号： G06F12/1475

摘要： A method and apparatus for the prevention of unwanted access to secure areas of memory during the POR or boot sequence of a CPU. Via control within the CPU, commands that are sent to and received by the CPU prior to the finish of the POR sequence can be denied I/O address translation, thus protecting memory during the POR sequence. Furthermore, an error response can be generated in the CPU and sent back to the I/O device which issued the command.

摘要翻译： 一种用于在CPU的POR或引导顺序期间防止对存储器的安全区域的不期望的访问的方法和装置。 通过CPU内的控制，在POR序列完成之前发送到CPU并由CPU接收的命令可以被拒绝I / O地址转换，从而在POR序列期间保护存储器。 此外，可以在CPU中产生错误响应并发送回发出命令的I / O设备。

公开(公告)号：US20070130372A1

公开(公告)日：2007-06-07

申请号：US11274842

申请日：2005-11-15

申请人： John Irish ,  Charles Johns ,  Andrew Wottreng

发明人： John Irish ,  Charles Johns ,  Andrew Wottreng

IPC分类号： G06F3/00

CPC分类号： G06F13/12 ,  G06F12/1081

摘要： An I/O address translation apparatus and method for specifying relaxed ordering for I/O accesses are provided. With the apparatus and method, storage ordering (SO) bits are provided in an I/O address translation data structure, such as a page table or segment table. These SO bits define the order in which reads and/or writes initiated by an I/O device may be performed. These SO bits are combined with an ordering bit, e.g., the Relaxed Ordering Attribute bit of PCI Express, on the I/O interface. The weaker ordering indicated either in the I/O address translation data structure or in the I/O interface relaxed ordering bit is used to control the order in which I/O operations may be performed.

摘要翻译： 提供了用于指定I / O访问的轻松排序的I / O地址转换装置和方法。 利用该装置和方法，在I / O地址转换数据结构（例如页表或段表）中提供存储顺序（SO）位。 这些SO位定义可以执行由I / O设备启动的读取和/或写入的顺序。 这些SO位与I / O接口上的排序位（例如PCI Express的轻松排序属性位）组合。 在I / O地址转换数据结构或I / O接口松弛排序位中指示的较​​弱排序用于控制可能执行I / O操作的顺序。

公开(公告)号：US07596665B2

公开(公告)日：2009-09-29

申请号：US11874513

申请日：2007-10-18

申请人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

发明人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

IPC分类号： G06F12/08

CPC分类号： G06F12/126 ,  G06F12/0848 ,  G06F2212/2515

摘要： The present invention provides a mechanism for a processor to write data to a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. The locking cache or other fast memory can be used as additional system memory. In an embodiment of the invention, the locking cache is one or more sets of ways, but not all of the sets or ways, of a multiple set associative cache.

摘要翻译： 本发明提供了一种用于处理器将数据写入高速缓存或其他快速存储器的机制，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 锁定缓存或其他快速存储器可用作附加系统内存。 在本发明的实施例中，锁定高速缓存是多组关联高速缓存的一组或多组方式，但不是所有的集合或方式。

公开(公告)号：US07590802B2

公开(公告)日：2009-09-15

申请号：US11875407

申请日：2007-10-19

申请人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

发明人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

IPC分类号： G06F12/08

CPC分类号： G06F12/0848 ,  G06F12/0875

摘要： The present invention provides a mechanism of storing data transferred from an I/O device, a network, or a disk into a portion of a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. In an embodiment of the invention, a processor can write data to the cache or other fast memory without also writing it to main memory. The portion of the cache or other fast memory can be used as additional system memory.

摘要翻译： 本发明提供一种将从I / O设备，网络或磁盘传送的数据存储到高速缓存或其他快速存储器的一部分中的机制，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 在本发明的一个实施例中，处理器可以将数据写入高速缓存或其它快速存储器，而不将其写入主存储器。 高速缓存或其他快速存储器的部分可以用作额外的系统存储器。

公开(公告)号：US20070283103A1

公开(公告)日：2007-12-06

申请号：US11840284

申请日：2007-08-17

申请人： Harm Hofstee ,  Charles Johns ,  James Kahle

发明人： Harm Hofstee ,  Charles Johns ,  James Kahle

IPC分类号： G06F12/00

CPC分类号： G06F12/0284 ,  G06F13/1652

摘要： A system for sharing memory by heterogeneous processors, each of which is adapted to process its own instruction set, is presented. A common bus is used to couple the common memory to the various processors. In one embodiment, a cache for more than one of the processors is stored in the shared memory. In another embodiment, some of the processors include a local memory area that is mapped to the shared memory pool. In yet another embodiment, local memory included on one or more of the processors is partially shared so that some of the local memory is mapped to the shared memory area, while remaining memory in the local memory is private to the particular processor.

摘要翻译： 提出了一种用于通过异构处理器共享存储器的系统，每个处理器适于处理其自己的指令集。 公共总线用于将公共存储器耦合到各种处理器。 在一个实施例中，用于多于一个处理器的高速缓存存储在共享存储器中。 在另一个实施例中，一些处理器包括映射到共享存储器池的本地存储器区域。 在另一个实施例中，包括在一个或多个处理器中的本地存储器被部分地共享，使得一些本地存储器被映射到共享存储器区域，而本地存储器中的剩余存储器对于特定处理器是专用的。

公开(公告)号：US07290107B2

公开(公告)日：2007-10-30

申请号：US10976263

申请日：2004-10-28

申请人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

发明人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

IPC分类号： G06F12/00

CPC分类号： G06F12/0848 ,  G06F12/0875

摘要： The present invention provides a method of storing data transferred from an I/O device, a network, or a disk into a portion of a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. In an embodiment of the invention, a processor can write data to the cache or other fast memory without also writing it to main memory. The portion of the cache or other fast memory can be used as additional system memory.

摘要翻译： 本发明提供一种将从I / O设备，网络或盘传送的数据存储到高速缓存或其他快速存储器的一部分中的方法，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 在本发明的一个实施例中，处理器可以将数据写入高速缓存或其它快速存储器，而不将其写入主存储器。 高速缓存或其他快速存储器的部分可以用作额外的系统存储器。

公开(公告)号：US20070220212A1

公开(公告)日：2007-09-20

申请号：US11377505

申请日：2006-03-16

申请人： Charles Johns

发明人： Charles Johns

IPC分类号： G06F12/14

CPC分类号： G06F12/0842 ,  G06F9/30043 ,  G06F9/3834 ,  G06F2212/1016 ,  G06F2212/1032

摘要： A method, system, apparatus, and article of manufacture for performing cacheline polling utilizing a store and reserve instruction are disclosed. In accordance with one embodiment of the present invention, a first process initially-requests an action to be performed by a second process. A reservation is set at a cacheable memory location via a store operation. The first process reads the cacheable memory location via a load operation to determine whether or not the requested action has been completed by the second process. The load operation of the first process is stalled until the reservation on the cacheable memory location is lost. After the requested action has been completed, the reservation in the cacheable memory location is reset by the second process.

摘要翻译： 公开了一种使用存储和预约指令执行高速缓存行轮询的方法，系统，装置和制品。 根据本发明的一个实施例，第一处理最初请求通过第二处理执行动作。 通过存储操作在可高速缓存的存储器位置设置预留。 第一进程通过加载操作读取可高速缓存的存储器位置，以确定所请求的动作是否已由第二进程完成。 第一个进程的加载操作停止，直到可缓存的内存位置的预留丢失。 在请求的动作完成之后，可缓存存储器位置中的预留由第二进程复位。

公开(公告)号：US20070174509A1

公开(公告)日：2007-07-26

申请号：US11695436

申请日：2007-04-02

申请人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  Peichum Liu ,  Thuong Truong ,  Takeshi Yamazaki

发明人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  Peichum Liu ,  Thuong Truong ,  Takeshi Yamazaki

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： The present invention provides for a system comprising a DMA queue configured to receive a DMA command comprising a tag, wherein the tag belongs to one of a plurality of tag groups. A counter couples to the DMA queue and is configured to increment a tag group count of the tag group to which the tag belongs upon receipt of the DMA command by the DMA queue and to decrement the tag group count upon execution of the DMA command. A tag group count status register couples to the counter and is configured to store the tag group count for each of the plurality of tag groups. And the tag group count status register is further configured to receive a request for a tag group status and to respond to the request for the tag group status.

摘要翻译： 本发明提供一种包括配置成接收包括标签的DMA命令的DMA队列的系统，其中标签属于多个标签组之一。 计数器耦合到DMA队列，并配置为在DMA队列接收到DMA命令时增加标签组所属标签组的标签组计数，并在执行DMA命令时递减标签组计数。 标签组计数状态寄存器耦合到计数器，并被配置为存储多个标签组中的每一个的标签组计数。 并且标签组计数状态寄存器被进一步配置为接收对标签组状态的请求并响应对标签组状态的请求。