公开(公告)号：US20090179307A1

公开(公告)日：2009-07-16

申请号：US12014448

申请日：2008-01-15

申请人： Wenzhan Zhou ,  Jasper Goh ,  Hui Peng Koh ,  Jung Yu Hsieh ,  Meisheng Zhou

发明人： Wenzhan Zhou ,  Jasper Goh ,  Hui Peng Koh ,  Jung Yu Hsieh ,  Meisheng Zhou

IPC分类号： H01L23/58 ,  H01L21/66

CPC分类号： H01L22/12

摘要： An integrated circuit system that includes: providing a substrate and a material layer; measuring a parameter of the material layer; and correlating the thickness of an anti-reflective layer to the measured parameter of the material layer for critical dimension control.

摘要翻译： 一种集成电路系统，包括：提供基板和材料层; 测量材料层的参数; 并且将抗反射层的厚度与关键尺寸控制的材料层的测量参数相关联。

公开(公告)号：US07892900B2

公开(公告)日：2011-02-22

申请号：US12098751

申请日：2008-04-07

申请人： Huang Liu ,  Wei Lu ,  Hai Cong ,  Alex K. H. See ,  Hui Peng Koh ,  Meisheng Zhou

发明人： Huang Liu ,  Wei Lu ,  Hai Cong ,  Alex K. H. See ,  Hui Peng Koh ,  Meisheng Zhou

IPC分类号： H01L21/00 ,  H01L21/84 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7843

摘要： An integrated circuit system that includes: providing a substrate including a first device and a second device; configuring the first device and the second device to include a first spacer, a first liner made from a first dielectric layer, and a second spacer made from a sacrificial spacer material; forming a second dielectric layer over the integrated circuit system; forming a first device source/drain and a second device source/drain adjacent the second spacer and through the second dielectric layer; removing the second spacer without damaging the substrate; forming a third dielectric layer over the integrated circuit system before annealing; and forming a fourth dielectric layer over the integrated circuit system that promotes stress within the channel of the first device, the second device, or a combination thereof.

摘要翻译： 一种集成电路系统，包括：提供包括第一装置和第二装置的基板; 配置第一器件和第二器件以包括第一间隔物，由第一介电层制成的第一衬垫和由牺牲间隔物材料制成的第二间隔物; 在所述集成电路系统上形成第二电介质层; 形成第一器件源极/漏极和邻近第二间隔物并通过第二介电层的第二器件源极/漏极; 去除所述第二间隔物而不损坏所述基底; 在退火之前在集成电路系统上形成第三电介质层; 以及在所述集成电路系统上形成促进所述第一装置，所述第二装置或其组合的通道内的应力的第四电介质层。

公开(公告)号：US20090250762A1

公开(公告)日：2009-10-08

申请号：US12098751

申请日：2008-04-07

申请人： Huang Liu ,  Wei Lu ,  Hai Cong ,  Alex K.H. See ,  Hui Peng Koh ,  Meisheng Zhou

发明人： Huang Liu ,  Wei Lu ,  Hai Cong ,  Alex K.H. See ,  Hui Peng Koh ,  Meisheng Zhou

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7843

摘要： An integrated circuit system that includes: providing a substrate including a first device and a second device; configuring the first device and the second device to include a first spacer, a first liner made from a first dielectric layer, and a second spacer made from a sacrificial spacer material; forming a second dielectric layer over the integrated circuit system; forming a first device source/drain and a second device source/drain adjacent the second spacer and through the second dielectric layer; removing the second spacer without damaging the substrate; forming a third dielectric layer over the integrated circuit system before annealing; and forming a fourth dielectric layer over the integrated circuit system that promotes stress within the channel of the first device, the second device, or a combination thereof.

摘要翻译： 一种集成电路系统，包括：提供包括第一装置和第二装置的基板; 配置第一器件和第二器件以包括第一间隔物，由第一介电层制成的第一衬垫和由牺牲间隔物材料制成的第二间隔物; 在所述集成电路系统上形成第二电介质层; 形成第一器件源极/漏极和邻近第二间隔物并通过第二介电层的第二器件源极/漏极; 去除所述第二间隔物而不损坏所述基底; 在退火之前在集成电路系统上形成第三电介质层; 以及在所述集成电路系统上形成促进所述第一装置，所述第二装置或其组合的通道内的应力的第四电介质层。

公开(公告)号：US20070281410A1

公开(公告)日：2007-12-06

申请号：US11447565

申请日：2006-06-05

申请人： Yong Meng Lee ,  Young Way Teh ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang Choo Hsia

发明人： Yong Meng Lee ,  Young Way Teh ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang Choo Hsia

IPC分类号： H01L21/8234

CPC分类号： H01L21/823864 ,  H01L21/823871 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

摘要： A first example embodiment provides a method of removing first spacers from gates and incorporating a low-k material into the ILD layer to increase device performance. A second example embodiment comprises replacing the first spacers after silicidation with low-k spacers. This serves to reduce the parasitic capacitances. Also, by implementing the low-k spacers only after silicidation, the embodiments' low-k spacers are not compromised by multiple high dose ion implantations and resist strip steps. The example embodiments can improve device performance, such as the performance of a rim oscillator.

摘要翻译： 第一示例性实施例提供了从栅极去除第一间隔物并将低k材料并入到ILD层中以提高器件性能的方法。 第二示例性实施例包括用低k间隔物硅化后替换第一间隔物。 这用于减小寄生电容。 此外，通过仅在硅化后实现低k间隔物，实施方案的低k间隔物不受多次高剂量离子注入和抗蚀剂剥离步骤的影响。 示例性实施例可以提高设备性能，例如边缘振荡器的性能。

公开(公告)号：US07999325B2

公开(公告)日：2011-08-16

申请号：US12241073

申请日：2008-09-30

申请人： Young Way Teh ,  Yong Meng Lee ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  John Sudijono ,  Hui Peng Koh ,  Liang Choo Hsia

发明人： Young Way Teh ,  Yong Meng Lee ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  John Sudijono ,  Hui Peng Koh ,  Liang Choo Hsia

IPC分类号： H01L21/00

CPC分类号： H01L21/823807 ,  H01L21/823864

摘要： An example process to remove spacers from the gate of a NMOS transistor. A stress creating layer is formed over the NMOS and PMOS transistors and the substrate. In an embodiment, the spacers on gate are removed so that stress layer is closer to the channel of the device. The stress creating layer is preferably a tensile nitride layer. The stress creating layer is preferably a contact etch stop liner layer. In an embodiment, the gates, source and drain region have a silicide layer thereover before the stress creating layer is formed. The embodiment improves the performance of the NMOS transistors.

摘要翻译： 从NMOS晶体管的栅极去除间隔物的示例性过程。 在NMOS和PMOS晶体管和衬底上形成应力产生层。 在一个实施例中，栅极上的间隔物被去除，使得应力层更靠近器件的通道。 应力产生层优选为拉伸氮化物层。 应力产生层优选为接触蚀刻停止衬层。 在一个实施例中，在形成应力产生层之前，栅极，源极和漏极区域之前具有硅化物层。 该实施例改善了NMOS晶体管的性能。

公开(公告)号：US07960283B2

公开(公告)日：2011-06-14

申请号：US12825325

申请日：2010-06-28

申请人： Jeff Jianhui Ye ,  Huang Liu ,  Alex K H See ,  Wei Lu ,  Hai Cong ,  Hui Peng Koh ,  Mei Sheng Zhou ,  Liang Choo Hsia

发明人： Jeff Jianhui Ye ,  Huang Liu ,  Alex K H See ,  Wei Lu ,  Hai Cong ,  Hui Peng Koh ,  Mei Sheng Zhou ,  Liang Choo Hsia

IPC分类号： H01L21/28 ,  H01L21/311

CPC分类号： H01L29/665 ,  H01L21/31116 ,  H01L29/6653 ,  H01L29/78

摘要： A method for forming silicide contacts in integrated circuits (ICs) is described. A spacer pull-back etch is performed during the salicidation process to reduce the stress between the spacer and source/drain silicide contact at the spacer undercut. This prevents the propagation of surface defects into the substrate, thereby minimizing the occurrence of silicide pipe defects. The spacer pull-back etch can be performed after a first annealing step to form the silicide contacts.

摘要翻译： 描述了在集成电路（IC）中形成硅化物触点的方法。 在水解过程期间进行间隔物拉回蚀刻以减少间隔物与间隔物底切下的源/漏硅化物接触之间的应力。 这样可以防止表面缺陷进入衬底，从而使硅化物管缺陷的发生最小化。 间隔物拉回蚀刻可以在第一退火步骤之后进行以形成硅化物接触。

公开(公告)号：US08624329B2

公开(公告)日：2014-01-07

申请号：US12613541

申请日：2009-11-06

申请人： Yong Meng Lee ,  Young Way Teh ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang Choo Hsia

发明人： Yong Meng Lee ,  Young Way Teh ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang Choo Hsia

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L21/823864 ,  H01L21/823871 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

摘要： A first example embodiment provides a method of removing first spacers from gates and incorporating a low-k material into the ILD layer to increase device performance. A second example embodiment comprises replacing the first spacers after silicidation with low-k spacers. This serves to reduce the parasitic capacitances. Also, by implementing the low-k spacers only after silicidation, the embodiments' low-k spacers are not compromised by multiple high dose ion implantations and resist strip steps. The example embodiments can improve device performance, such as the performance of a rim oscillator.

摘要翻译： 第一示例性实施例提供了从栅极去除第一间隔物并将低k材料并入到ILD层中以提高器件性能的方法。 第二示例性实施例包括用低k间隔物硅化后替换第一间隔物。 这用于减小寄生电容。 此外，通过仅在硅化后实现低k间隔物，实施方案的低k间隔物不受多次高剂量离子注入和抗蚀剂剥离步骤的影响。 示例性实施例可以提高设备性能，例如边缘振荡器的性能。

公开(公告)号：US20100059831A1

公开(公告)日：2010-03-11

申请号：US12613541

申请日：2009-11-06

申请人： Yong Meng Lee ,  Young Way Teh ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang Choo Hsia

发明人： Yong Meng Lee ,  Young Way Teh ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  Hui Peng Koh ,  John Sudijono ,  Liang Choo Hsia

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/31 ,  H01L21/306

CPC分类号： H01L21/823864 ,  H01L21/823871 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

摘要： A first example embodiment provides a method of removing first spacers from gates and incorporating a low-k material into the ILD layer to increase device performance. A second example embodiment comprises replacing the first spacers after silicidation with low-k spacers. This serves to reduce the parasitic capacitances. Also, by implementing the low-k spacers only after silicidation, the embodiments' low-k spacers are not compromised by multiple high dose ion implantations and resist strip steps. The example embodiments can improve device performance, such as the performance of a rim oscillator.

摘要翻译： 第一示例性实施例提供了从栅极去除第一间隔物并将低k材料并入到ILD层中以提高器件性能的方法。 第二示例性实施例包括用低k间隔物硅化后替换第一间隔物。 这用于减小寄生电容。 此外，通过仅在硅化后实现低k间隔物，实施方案的低k间隔物不受多次高剂量离子注入和抗蚀剂剥离步骤的影响。 示例性实施例可以提高设备性能，例如边缘振荡器的性能。

公开(公告)号：US07445978B2

公开(公告)日：2008-11-04

申请号：US11122666

申请日：2005-05-04

申请人： Young Way Teh ,  Yong Meng Lee ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  John Sudijono ,  Hui Peng Koh ,  Liang Choo Hsia

发明人： Young Way Teh ,  Yong Meng Lee ,  Chung Woh Lai ,  Wenhe Lin ,  Khee Yong Lim ,  Wee Leng Tan ,  John Sudijono ,  Hui Peng Koh ,  Liang Choo Hsia

IPC分类号： H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/823864

摘要： An example process to remove spacers from the gate of a NMOS transistor. A stress creating layer is formed over the NMOS and PMOS transistors and the substrate. In an embodiment, the spacers on gate are removed so that stress layer is closer to the channel of the device. The stress creating layer is preferably a tensile nitride layer. The stress creating layer is preferably a contact etch stop liner layer. In an embodiment, the gates, source and drain region have an silicide layer thereover before the stress creating layer is formed. The embodiment improves the performance of the NMOS transistors.

摘要翻译： 从NMOS晶体管的栅极去除间隔物的示例性过程。 在NMOS和PMOS晶体管和衬底上形成应力产生层。 在一个实施例中，栅极上的间隔物被去除，使得应力层更靠近器件的通道。 应力产生层优选为拉伸氮化物层。 应力产生层优选为接触蚀刻停止衬层。 在一个实施例中，栅极，源极和漏极区域在形成应力产生层之前具有硅化物层。 该实施例改善了NMOS晶体管的性能。

公开(公告)号：US07745320B2

公开(公告)日：2010-06-29

申请号：US12124177

申请日：2008-05-21

申请人： Jeff Jianhui Ye ,  Huang Liu ,  Alex K H See ,  Wei Lu ,  Hai Cong ,  Hui Peng Koh ,  Mei Sheng Zhou ,  Liang Choo Hsia

发明人： Jeff Jianhui Ye ,  Huang Liu ,  Alex K H See ,  Wei Lu ,  Hai Cong ,  Hui Peng Koh ,  Mei Sheng Zhou ,  Liang Choo Hsia

IPC分类号： H01L29/00 ,  H01L21/311

CPC分类号： H01L29/665 ,  H01L21/31116 ,  H01L29/6653 ,  H01L29/78

摘要： A method for forming silicide contacts in integrated circuits (ICs) is described. A spacer pull-back etch is performed during the salicidation process to reduce the stress between the spacer and source/drain silicide contact at the spacer undercut. This prevents the propagation of surface defects into the substrate, thereby minimizing the occurrence of silicide pipe defects. The spacer pull-back etch can be performed after a first annealing step to form the silicide contacts.

摘要翻译： 描述了在集成电路（IC）中形成硅化物触点的方法。 在水解过程期间进行间隔物拉回蚀刻以减少间隔物与间隔物底切下的源/漏硅化物接触之间的应力。 这样可以防止表面缺陷进入衬底，从而使硅化物管缺陷的发生最小化。 间隔物拉回蚀刻可以在第一退火步骤之后进行以形成硅化物接触。