公开(公告)号：US20090251476A1

公开(公告)日：2009-10-08

申请号：US12062914

申请日：2008-04-04

申请人： Yang (Jeff) Jiao ,  Yijung SU ,  John Brothers

发明人： Yang (Jeff) Jiao ,  Yijung SU ,  John Brothers

IPC分类号： G06F12/02 ,  G06F15/167

CPC分类号： G06T15/005 ,  G06F9/383 ,  G06F9/3851 ,  G06T2200/28

摘要： Embodiments of systems and methods for managing a constant buffer with rendering context specific data in multithreaded parallel computational GPU core are disclosed. Briefly described, one method embodiment, among others, comprises responsive to a first shader operation, receiving at a constant buffer a first group of constants corresponding to a first rendering context, and responsive to a second shader operation, receiving at the constant buffer a second group of constants corresponding to a second context without flushing the first group.

摘要翻译： 公开了用于管理具有多线程并行计算GPU核心中的上下文特定数据的恒定缓冲器的系统和方法的实施例。 简要描述，一种方法实施例包括响应于第一着色器操作，在恒定缓冲器处接收与第一渲染上下文相对应的第一组常数，并且响应于第二着色器操作，在恒定缓冲器处接收第二 对应于第二上下文的常数组，而不冲洗第一组。

公开(公告)号：US08319774B2

公开(公告)日：2012-11-27

申请号：US13306286

申请日：2011-11-29

申请人： Yang (Jeff) Jiao ,  Yijung Su ,  John Brothers

发明人： Yang (Jeff) Jiao ,  Yijung Su ,  John Brothers

IPC分类号： G06T15/00

CPC分类号： G06T15/005 ,  G06F9/383 ,  G06F9/3851 ,  G06T2200/28

摘要： Embodiments of the present disclosure are directed to graphics processing systems, comprising: a plurality of execution units, wherein one of the execution units is configurable to process a thread corresponding to a rendering context, wherein the rendering context comprises a plurality of constants with a priority level; a constant buffer configurable to store the constants of the rendering context into a plurality of slot in a physical storage space; and an execution unit control unit configurable to assign the thread to one of the execution units; a constant buffer control unit providing a translation table for the rendering context to map the corresponding constants into the slots of the physical storage space. Comparable methods are also disclosed.

摘要翻译： 本公开的实施例涉及图形处理系统，包括：多个执行单元，其中执行单元之一可配置为处理与呈现上下文相对应的线程，其中所述呈现上下文包括具有优先级的多个常数 水平; 可配置为将所述呈现上下文的常数存储到物理存储空间中的多个时隙中的常数缓冲器; 以及执行单元控制单元，其被配置为将所述线程分配给所述执行单元之一; 一个恒定的缓冲器控制单元，为渲染上下文提供一个转换表，将相应的常数映射到物理存储空间的槽中。 还公开了可比较的方法。

公开(公告)号：US08120608B2

公开(公告)日：2012-02-21

申请号：US12062914

申请日：2008-04-04

申请人： Yang (Jeff) Jiao ,  Yijung Su ,  John Brothers

发明人： Yang (Jeff) Jiao ,  Yijung Su ,  John Brothers

IPC分类号： G06T15/00

CPC分类号： G06T15/005 ,  G06F9/383 ,  G06F9/3851 ,  G06T2200/28

摘要： Embodiments of systems and methods for managing a constant buffer with rendering context specific data in multithreaded parallel computational GPU core are disclosed. Briefly described, one method embodiment, among others, comprises responsive to a first shader operation, receiving at a constant buffer a first group of constants corresponding to a first rendering context, and responsive to a second shader operation, receiving at the constant buffer a second group of constants corresponding to a second context without flushing the first group.

摘要翻译： 公开了用于管理具有多线程并行计算GPU核心中的上下文特定数据的恒定缓冲器的系统和方法的实施例。 简要描述，一种方法实施例包括响应于第一着色器操作，在恒定缓冲器处接收与第一渲染上下文相对应的第一组常数，并且响应于第二着色器操作，在恒定缓冲器处接收第二 对应于第二上下文的常数组，而不冲洗第一组。

公开(公告)号：US20120069033A1

公开(公告)日：2012-03-22

申请号：US13306286

申请日：2011-11-29

申请人： Yang (Jeff) Jiao ,  Yijung Su ,  John Brothers

发明人： Yang (Jeff) Jiao ,  Yijung Su ,  John Brothers

IPC分类号： G06T1/00 ,  G06F12/02 ,  G06T11/40

CPC分类号： G06T15/005 ,  G06F9/383 ,  G06F9/3851 ,  G06T2200/28

摘要： Embodiments of the present disclosure are directed to graphics processing systems, comprising: a plurality of execution units, wherein one of the execution units is configurable to process a thread corresponding to a rendering context, wherein the rendering context comprises a plurality of constants with a priority level; a constant buffer configurable to store the constants of the rendering context into a plurality of slot in a physical storage space; and an execution unit control unit configurable to assign the thread to one of the execution units; a constant buffer control unit providing a translation table for the rendering context to map the corresponding constants into the slots of the physical storage space. Comparable methods are also disclosed.

摘要翻译： 本公开的实施例涉及图形处理系统，包括：多个执行单元，其中执行单元之一可配置为处理与呈现上下文相对应的线程，其中所述呈现上下文包括具有优先级的多个常数 水平; 可配置为将所述呈现上下文的常数存储到物理存储空间中的多个时隙中的常数缓冲器; 以及执行单元控制单元，其被配置为将所述线程分配给所述执行单元之一; 一个恒定的缓冲器控制单元，为渲染上下文提供一个转换表，将相应的常数映射到物理存储空间的槽中。 还公开了可比较的方法。

公开(公告)号：US08681162B2

公开(公告)日：2014-03-25

申请号：US12905743

申请日：2010-10-15

申请人： Timour Paltashev ,  John Brothers ,  Yi-Jung Su ,  Yang (Jeff) Jiao

发明人： Timour Paltashev ,  John Brothers ,  Yi-Jung Su ,  Yang (Jeff) Jiao

IPC分类号： G06T1/00

CPC分类号： G06T15/005 ,  G06T9/00 ,  H04N19/436 ,  H04N19/44 ,  H04N19/61 ,  H04N19/82 ,  H04N19/86 ,  H04N19/91

摘要： A programmable graphics processing unit (GPU) includes a first shader stage configured to receive slice data from a frame buffer and perform variable length decoding (VLD), wherein the first shader stage outputs data to a first buffer within the frame buffer; a second shader stage configured to receive the output data from the first shader stage and perform transformation and motion compensation on the slice data, wherein the second shader stage outputs decoded slice data to a second buffer within the frame buffer; a third shader stage configured to receive the decoded slice data and perform in-loop deblocking filtering (IDF) on the frame buffer; a fourth shader stage configured to perform post-processing on the frame buffer; and a scheduler configured to schedule execution of the shader stages, the scheduler comprising a plurality of counter registers; wherein execution of the shader stages is synchronized utilizing the counter registers.

摘要翻译： 可编程图形处理单元（GPU）包括第一着色器级，其被配置为从帧缓冲器接收片数据并执行可变长度解码（VLD），其中第一着色器级将数据输出到帧缓冲器内的第一缓冲器; 第二着色器级，被配置为从所述第一着色器级接收所述输出数据，并对所述切片数据执行变换和运动补偿，其中所述第二着色器级将解码的切片数据输出到所述帧缓冲器内的第二缓冲器; 第三着色器级，被配置为接收所述解码的片数据并在所述帧缓冲器上执行循环去块滤波（IDF）; 第四着色器级，被配置为在所述帧缓冲器上执行后处理; 以及调度器，被配置为调度着色器级的执行，所述调度器包括多个计数器寄存器; 其中使用计数器寄存器来同步着色器级的执行。

公开(公告)号：US20120092353A1

公开(公告)日：2012-04-19

申请号：US12905743

申请日：2010-10-15

申请人： Timour Paltashev ,  John Brothers ,  Yi-Jung Su ,  Yang (Jeff) Jiao

发明人： Timour Paltashev ,  John Brothers ,  Yi-Jung Su ,  Yang (Jeff) Jiao

IPC分类号： H04N7/26 ,  G06T1/00

CPC分类号： G06T15/005 ,  G06T9/00 ,  H04N19/436 ,  H04N19/44 ,  H04N19/61 ,  H04N19/82 ,  H04N19/86 ,  H04N19/91

摘要： A multi-shader system in a programmable graphics processing unit (GPU) for processing video data, includes a first shader stage configured to receive slice data from a frame buffer and perform variable length decoding (VLD), wherein the first shader stage outputs data to a first buffer within the frame buffer; a second shader stage configured to receive the output data from the first shader stage and perform transformation and motion compensation on the slice data, wherein the second shader stage outputs decoded slice data to a second buffer within the frame buffer; a third shader stage configured to receive the decoded slice data and perform in-loop deblocking filtering (IDF) on the frame buffer; a fourth shader stage configured to perform post-processing on the frame buffer; and a scheduler configured to schedule execution of the shader stages, the scheduler comprising a plurality of counter registers; wherein execution of the shader stages is synchronized utilizing the counter registers.

摘要翻译： 用于处理视频数据的可编程图形处理单元（GPU）中的多着色器系统包括：第一着色器级，被配置为从帧缓冲器接收片数据并执行可变长度解码（VLD），其中第一着色器级将数据输出到 帧缓冲器内的第一缓冲器; 第二着色器级，被配置为从所述第一着色器级接收所述输出数据，并对所述切片数据执行变换和运动补偿，其中所述第二着色器级将解码的切片数据输出到所述帧缓冲器内的第二缓冲器; 第三着色器级，被配置为接收所述解码的片数据并在所述帧缓冲器上执行循环去块滤波（IDF）; 第四着色器级，被配置为在所述帧缓冲器上执行后处理; 以及调度器，被配置为调度着色器级的执行，所述调度器包括多个计数器寄存器; 其中使用计数器寄存器来同步着色器级的执行。

公开(公告)号：US08803897B2

公开(公告)日：2014-08-12

申请号：US12616636

申请日：2009-11-11

申请人： Greg Sadowski ,  Konstantine Iourcha ,  John Brothers

发明人： Greg Sadowski ,  Konstantine Iourcha ,  John Brothers

IPC分类号： G06F13/00

CPC分类号： G06F9/3879 ,  G06F9/544

摘要： Disclosed herein is a graphics-processing unit (GPU) having an internal memory for general-purpose use and applications thereof. Such a GPU includes a first internal memory, an execution unit coupled to the first internal memory, and an interface configured to couple the first internal memory to a second internal memory of an other processing unit. The first internal memory may comprise a stacked dynamic random access memory (DRAM) or an embedded DRAM. The interface may be further configured to couple the first internal memory to a display device. The GPU may also include another interface configured to couple the first internal memory to a central processing unit. In addition, the GPU may be embodied in software and/or included in a computing system.

摘要翻译： 这里公开了具有用于通用目的的内部存储器和其应用的图形处理单元（GPU）。 这样的GPU包括第一内部存储器，耦合到第一内部存储器的执行单元和被配置为将第一内部存储器耦合到另一个处理单元的第二内部存储器的接口。 第一内部存储器可以包括堆叠的动态随机存取存储器（DRAM）或嵌入式DRAM。 接口可以被进一步配置成将第一内部存储器耦合到显示装置。 GPU还可以包括被配置为将第一内部存储器耦合到中央处理单元的另一接口。 此外，GPU可以体现在软件中和/或包括在计算系统中。

公开(公告)号：US08368701B2

公开(公告)日：2013-02-05

申请号：US12266034

申请日：2008-11-06

申请人： Timour Paltashev ,  Boris Prokopenko ,  John Brothers

发明人： Timour Paltashev ,  Boris Prokopenko ,  John Brothers

IPC分类号： G06F15/00 ,  G06F1/00 ,  G06T1/20 ,  G06T1/00 ,  G06T15/00

CPC分类号： G06T1/20 ,  G06F9/30072 ,  G06F9/30094 ,  G06F9/3867 ,  G06F9/3877 ,  G06F9/3885 ,  G06F9/3897 ,  G06F13/14 ,  G06F15/7867

摘要： Included are embodiments of systems and methods for processing metacommands. In at least one exemplary embodiment a Graphics Processing Unit (GPU) includes a metaprocessor configured to process at least one context register, the metaprocessor including context management logic and a metaprocessor control register block coupled to the metaprocessor, the metaprocessor control register block configured to receive metaprocessor configuration data, the metaprocessor control register block further configured to define metacommand execution logic block behavior. Some embodiments include a Bus Interface Unit (BIU) configured to provide the access from a system processor to the metaprocessor and a GPU command stream processor configured to fetch a current context command stream and send commands for execution to a GPU pipeline and metaprocessor.

摘要翻译： 包括用于处理元命令的系统和方法的实施例。 在至少一个示例性实施例中，图形处理单元（GPU）包括配置成处理至少一个上下文寄存器的元处理器，所述元处理器包括上下文管理逻辑和耦合到元处理器的元处理器控制寄存器块，所述元处理器控制寄存器块被配置为接收 元处理器配置数据，元处理器控制寄存器块进一步配置为定义metacommand执行逻辑块行为。 一些实施例包括被配置为提供从系统处理器到元处理器的访问的总线接口单元（BIU）以及被配置为获取当前上下文命令流并且发送用于执行到GPU流水线和元处理器的命令的GPU命令流处理器。

公开(公告)号：US07551176B2

公开(公告)日：2009-06-23

申请号：US11466861

申请日：2006-08-24

申请人： Fred Liao ,  John Brothers

发明人： Fred Liao ,  John Brothers

IPC分类号： G06F1/00 ,  G06F13/18 ,  G09G5/36 ,  G09G5/00 ,  G09G5/02

CPC分类号： G06T15/005

摘要： Systems and method for providing shared attribute evaluation circuits in a graphics processing unit are provided. One embodiment can be described as a system for evaluating attributes in a graphics processing unit having a plurality of processing stages. The system can include an evaluation block, configured to process a plurality of attributes corresponding to a plurality of pixels and a plurality of FIFO buffers, each configured between one of the plurality of processing stages and the evaluation block. An embodiment can further include a shared buffer, configured to store the plurality of attributes or pointers during the attribute processing and processing priority logic, configured to determine a plurality of priorities corresponding to the plurality of attributes.

摘要翻译： 提供了一种用于在图形处理单元中提供共享属性评估电路的系统和方法。 一个实施例可以被描述为用于评估具有多个处理阶段的图形处理单元中的属性的系统。 该系统可以包括评估块，其被配置为处理与多个像素相对应的多个属性和多个FIFO缓冲器，每个FIFO缓冲器被配置在多个处理级之一和评估块之间。 实施例还可以包括共享缓冲器，其被配置为在属性处理和处理优先级逻辑期间存储多个属性或指针，被配置为确定与多个属性对应的多个优先级。

公开(公告)号：US20080143733A1

公开(公告)日：2008-06-19

申请号：US11612573

申请日：2006-12-19

申请人： John Brothers

发明人： John Brothers

IPC分类号： G09G5/36

CPC分类号： G06T1/60

摘要： Provided are methods and systems for reducing memory bandwidth usage in a common buffer, multiple FIFO computing environment. The multiple FIFO's are arranged in coordination with serial processing units, such as in a pipeline processing environment. The multiple FIFO's contain pointers to entry addresses in a common buffer. Each subsequent FIFO receives only pointers that correspond to data that has not been rejected by the corresponding processing unit. Rejected pointers are moved to a free list for reallocation to later data.

摘要翻译： 提供了用于减少公共缓冲器，多个FIFO计算环境中的存储器带宽使用的方法和系统。 多个FIFO与串行处理单元协调配置，例如在流水线处理环境中。 多个FIFO包含指向公共缓冲区中的入口地址的指针。 每个后续FIFO仅接收与未被相应处理单元拒绝的数据相对应的指针。 被拒绝的指针被移动到空闲列表，以重新分配给稍后的数据。