公开(公告)号：US20080012986A1

公开(公告)日：2008-01-17

申请号：US11338872

申请日：2006-01-24

申请人： Stephen Tai

发明人： Stephen Tai

IPC分类号： H04N3/27 ,  H03J5/00 ,  H04B1/18

CPC分类号： H03F3/72 ,  H03F3/189

摘要： Integrated super-heterodyne television receivers with multiple signal paths implemented using CMOS technology. An integrated circuit, includes: a plurality of CMOS (Complementary Metal-Oxide Semiconductor) low noise amplifiers; an adjustable frequency source; and one or more down-conversion mixers coupled with the adjustable frequency source and the plurality of CMOS low noise amplifiers to form a plurality of super-heterodyne receiving paths between an input to the plurality of CMOS low noise amplifiers and an output from one or more down-conversion mixers; where the integrated circuit is implemented on a single chip of semiconductive substrate.

摘要翻译： 具有使用CMOS技术实现的多个信号路径的集成超外差电视接收机。 一种集成电路，包括：多个CMOS（互补金属氧化物半导体）低噪声放大器; 可调频源; 以及与可调频率源和多个CMOS低噪声放大器耦合的一个或多个下变频混频器，以在多个CMOS低噪声放大器的输入和来自一个或多个CMOS低噪声放大器的输出之间形成多个超外差接收路径 下转换混频器; 其中集成电路在单芯片半导体衬底上实现。

公开(公告)号：US20070285122A1

公开(公告)日：2007-12-13

申请号：US11423869

申请日：2006-06-13

申请人： Xiaomin Si ,  Howard Yang ,  Stephen Tai

发明人： Xiaomin Si ,  Howard Yang ,  Stephen Tai

IPC分类号： H03K19/173 ,  G06F7/38

CPC分类号： G06F1/26

摘要： Integrated circuit chips with on-chip supply regulators with programmability and initialization. In one embodiment, an integrated circuit, includes: an initialization circuit to assert an initialization signal during powering up of the integrated circuit; a control circuit coupled to the initialization circuit; and a power supply regulator coupled to the control circuit, the power supply regulator to provide a first voltage to the control circuit when the initialization signal is asserted, the power supply regulator to provide a second voltage to the control circuit according to a control signal from the control circuit when the initialization signal is not asserted. In one embodiment, the integrated circuit includes a digital television demodulator.

摘要翻译： 具有片上电源调节器的集成电路芯片，具有可编程性和初始化功能。 在一个实施例中，集成电路包括：初始化电路，用于在集成电路加电期间断言初始化信号; 耦合到所述初始化电路的控制电路; 以及耦合到所述控制电路的电源调节器，所述电源调节器在所述初始化信号被断言时向所述控制电路提供第一电压，所述电源调节器根据来自所述控制信号的控制信号向所述控制电路提供第二电压 当初始化信号未被置位时，控制电路。 在一个实施例中，集成电路包括数字电视解调器。

公开(公告)号：US20070216562A1

公开(公告)日：2007-09-20

申请号：US11342256

申请日：2006-01-27

申请人： Swee Ann Teo ,  Shunfang Wu

发明人： Swee Ann Teo ,  Shunfang Wu

IPC分类号： H03M1/12

CPC分类号： H03M1/1019 ,  H03M1/12

摘要： Processes and apparatuses for direct current (DC) offset cancellation using digital signal processing. Some embodiments of the invention are summarized in this section. In one embodiment, a circuit includes: an analog receiver; and a feedback circuit comprising a digital signal processor coupled with the analog receiver to generate a feedback signal to the analog receiver.

摘要翻译： 使用数字信号处理的直流（DC）偏移消除的处理和装置。 本节概述了本发明的一些实施例。 在一个实施例中，电路包括：模拟接收器; 以及反馈电路，包括与模拟接收器耦合的数字信号处理器以产生到模拟接收器的反馈信号。

公开(公告)号：US20070121389A1

公开(公告)日：2007-05-31

申请号：US11277650

申请日：2006-03-28

申请人： Larry Wu ,  Howard Yang ,  Zhen-Dong Guo ,  Gang Shan ,  Stephen Tai

发明人： Larry Wu ,  Howard Yang ,  Zhen-Dong Guo ,  Gang Shan ,  Stephen Tai

IPC分类号： G11C7/10 ,  G06F12/00

CPC分类号： G11C5/066 ,  G11C5/04 ,  H05K1/181

摘要： A memory interface to bridge a parallel memory bus and a serial memory bus. One embodiment includes a printed circuit board, comprising: at least one memory interface buffer chip to connect a memory controller of core logic and an advanced memory buffer (AMB). The memory controller has a memory interface for a parallel memory bus.

摘要翻译： 用于桥接并行存储器总线和串行存储器总线的存储器接口。 一个实施例包括印刷电路板，包括：用于连接核心逻辑的存储器控​​制器和高级存储器缓冲器（AMB）的至少一个存储器接口缓冲芯片。 存储器控制器具有用于并行存储器总线的存储器接口。

公开(公告)号：US07693215B2

公开(公告)日：2010-04-06

申请号：US11367026

申请日：2006-03-01

申请人： Xiaopeng Chen

发明人： Xiaopeng Chen

IPC分类号： H03H7/40 ,  H04L25/08

CPC分类号： H04L27/3845 ,  H04L25/03057 ,  H04L2025/0342 ,  H04L2025/03617

摘要： Methods and apparatuses for blind equalizers with multiple constant modules. In one embodiment, a circuit, includes: a filter to produce an output based on an input that represents a symbol being received, the symbol being one of a Quadrature Amplitude Modulation (QAM) constellation; a decision engine coupled to the filter to generate a result indicating one region of a plurality of regions in a QAM constellation diagram, the output of the filter being in the indicated region which includes a plurality of symbols of different radii in the constellation diagram; and an error reduction engine coupled to the decision engine and the filter to reduce a difference between a selected one of a plurality of constants and a modulus of the output; where each of the plurality of constants correspond to one of the plurality of regions; and the selected one of the plurality of constants is selected according to the result of the decision engine.

摘要翻译： 具有多个恒定模块的盲均衡器的方法和装置。 在一个实施例中，电路包括：滤波器，用于基于表示正被接收的符号的输入产生输出，该符号是正交幅度调制（QAM）星座中的一个; 耦合到所述滤波器以产生指示QAM星座图中的多个区域的一个区域的结果的判定引擎，所述滤波器的输出在所述指示区域中，所述指示区域包括星座图中的不同半径的多个符号; 以及错误减少引擎，其耦合到所述决策引擎和所述过滤器，以减少所述多个常数中的所选择的一个和所述输出的模数之间的差; 其中所述多个常数中的每一个对应于所述多个区域中的一个; 并且根据判定引擎的结果选择多个常数中的所选择的一个。

公开(公告)号：US07577039B2

公开(公告)日：2009-08-18

申请号：US11463822

申请日：2006-08-10

申请人： Howard Yang ,  Stephen Tai ,  Gang Shan ,  Larry Wu

发明人： Howard Yang ,  Stephen Tai ,  Gang Shan ,  Larry Wu

IPC分类号： G11C7/10

CPC分类号： G11C29/02 ,  G11C5/04 ,  G11C29/021 ,  G11C29/022 ,  G11C29/028 ,  H05K1/181

摘要： A memory interface to bridge a parallel memory bus and a serial memory bus. A printed circuit board includes at least one memory interface buffer chip to connect an advanced memory buffer (AMB) interface and one or more non-fully buffered memory modules.

摘要翻译： 用于桥接并行存储器总线和串行存储器总线的存储器接口。 印刷电路板包括用于连接高级存储器缓冲器（AMB）接口和一个或多个非完全缓冲存储器模块的至少一个存储器接口缓冲芯片。

公开(公告)号：US07558124B2

公开(公告)日：2009-07-07

申请号：US11277650

申请日：2006-03-28

申请人： Larry Wu ,  Gang Shan ,  Stephen Tai ,  Howard Yang ,  Zhen-Dong Guo

发明人： Larry Wu ,  Gang Shan ,  Stephen Tai ,  Howard Yang ,  Zhen-Dong Guo

IPC分类号： G11C7/10

CPC分类号： G11C5/066 ,  G11C5/04 ,  H05K1/181

摘要： A memory interface to bridge a parallel memory bus and a serial memory bus. A printed circuit board includes at least one memory interface buffer chip to connect a memory controller of core logic and an advanced memory buffer (AMB). The memory controller has a memory interface for a parallel memory bus.

摘要翻译： 用于桥接并行存储器总线和串行存储器总线的存储器接口。 印刷电路板包括至少一个用于连接核心逻辑的存储器控​​制器和高级存储器缓冲器（AMB）的存储器接口缓冲器芯片。 存储器控制器具有用于并行存储器总线的存储器接口。

公开(公告)号：US20070237250A1

公开(公告)日：2007-10-11

申请号：US11279200

申请日：2006-04-10

申请人： Li Zhang

发明人： Li Zhang

IPC分类号： H04L5/12 ,  H04L27/00

CPC分类号： H04L25/0305 ,  H04L2025/0342 ,  H04L2025/0363

摘要： Methods and apparatuses for blind equalizers with a hybrid adaptation error. In one embodiment, a Quadrature Amplitude Modulation (QAM) signal receiver, includes: a filter to reduce error in equalization, the filter to output a QAM signal; a decision engine coupled to the filter to determine a symbol based on the QAM signal; a first error generator coupled to the filter to compute a first error signal based on the QAM signal and a constant; a second error generator coupled to the filter and the decision engine to compute a second error signal based on the QAM signal and the determined symbol; an error combinator coupled to the first and second error generators to generate a combined error signal from the first and second error signals; and an adaptation engine coupled with the error combinator and the filter to reduce a equalization error according to the combined error signal.

摘要翻译： 具有混合自适应误差的盲均衡器的方法和装置。 在一个实施例中，正交幅度调制（QAM）信号接收机包括：用于减小均衡误差的滤波器，用于输出QAM信号的滤波器; 耦合到所述滤波器的决定引擎，以基于所述QAM信号确定符号; 耦合到所述滤波器的第一误差发生器，以基于所述QAM信号和常数来计算第一误差信号; 耦合到所述滤波器和所述判定引擎的第二误差发生器，以基于所述QAM信号和所确定的符号来计算第二误差信号; 耦合到所述第一和第二误差发生器以从所述第一和第二误差信号产生组合误差信号的误差组合器; 以及与误差组合器和滤波器耦合的适配引擎，以根据组合误差信号来减小均衡误差。

公开(公告)号：US20090217125A1

公开(公告)日：2009-08-27

申请号：US12036219

申请日：2008-02-23

申请人： Ruifeng Liu

发明人： Ruifeng Liu

IPC分类号： G06F11/10

CPC分类号： H03M13/1117 ,  H04L1/005 ,  H04L1/0057

摘要： Methods and apparatuses to perform iterative decoding of Low Density Parity Check (LDPC) codes based on selecting a lambda number of minimum values. In one aspect, an LDPC decoder, includes: means for sorting a plurality of incoming messages of a check node according to magnitudes of the incoming messages; means for identifying a predetermined number of unique message magnitudes from the incoming messages; and means for computing outgoing messages for a subset of the plurality of incoming message, where the messages of the subset have different magnitudes larger than the predetermined number of unique message magnitudes but the outgoing messages are computed to have the same magnitude. In at least one embodiment, the decoder further includes means for computing outgoing messages that have magnitudes equal to any of the predetermined number of unique message magnitudes. In general, the magnitudes computed for all outgoing messages may not necessarily be the same.

摘要翻译： 基于选择最小值的λ数来执行低密度奇偶校验（LDPC）码的迭代解码的方法和装置。 一方面，LDPC解码器包括：根据输入消息的大小对校验节点的多个输入消息进行排序的装置; 用于从所述输入消息中识别预定数量的唯一消息量值的装置; 以及用于计算所述多个输入消息的子集的输出消息的装置，其中所述子集的消息具有大于所述预定数量的唯一消息量值的不同的大小，但是所述输出消息被计算为具有相同的量值。 在至少一个实施例中，解码器还包括用于计算具有等于预定数量的唯一消息量值中的任何一个的输出消息的装置。 一般来说，对于所有外发消息计算的幅度可能不一定相同。

公开(公告)号：US20090174507A1

公开(公告)日：2009-07-09

申请号：US11943581

申请日：2007-11-20

申请人： Gang Yan ,  Xiaomin Si ,  Lei Wu ,  Jie Zhang

发明人： Gang Yan ,  Xiaomin Si ,  Lei Wu ,  Jie Zhang

IPC分类号： H01P1/26

CPC分类号： H04L25/0298 ,  H03K19/018571

摘要： Methods and apparatuses to terminate transmission lines using voltage limiters. In one aspect, a termination circuit is integrated on a substrate to terminate a transmission line connected from outside the substrate. The termination circuit includes: a port to interface with the transmission line; a first resistive path including a first voltage limiter coupled between the port and a first power supply voltage provided on the substrate resistive path; and a second resistive path including a second voltage limiter coupled between the port and a second power supply voltage provided on the substrate.

摘要翻译： 使用限压器终止输电线路的方法和装置。 一方面，终端电路集成在衬底上以终止从衬底外部连接的传输线。 终端电路包括：与传输线接口的端口; 第一电阻路径，包括耦合在端口与设置在衬底电阻路径上的第一电源电压之间的第一限压器; 以及第二电阻路径，包括耦合在端口和设置在衬底上的第二电源电压之间的第二限压器。