利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

24 条记录 (耗时 0.016 秒)

    Code set conversion management optimization
    5.
    发明授权
    Code set conversion management optimization 失效
    代码集转换管理优化

    公开(公告)号：US08704687B2

    公开(公告)日：2014-04-22

    申请号：US13564553

    申请日：2012-08-01

    申请人： David N. Clissold ,  Mark A. Grubbs ,  Su Liu ,  Kevin R. Sloan

    发明人： David N. Clissold ,  Mark A. Grubbs ,  Su Liu ,  Kevin R. Sloan

    IPC分类号： H03M7/00

    CPC分类号： H03M7/28 ,  H03M7/02

    摘要： A management module registers a request to convert code from a first code set to a second code set, identifies a code set converter (CSC), determines whether a most recently used CSC is the identified CSC and, in response to determining that the most recently used CSC is not the identified CSC, locates a user-preferred CSC pool comprising a subset of locally stored CSCs each corresponding to a preference index. The management module, in response to determining that the identified CSC is located within the user-preferred CSC pool, searches the user-preferred CSC pool for the identified CSC, loads the identified CSC, initiates the identified CSC that converts the code from the first code set to the second code set, modifies usage data for the identified CSC, and orders the user-preferred CSC pool based on a preference index for each CSC stored in the CSC pool.

    摘要翻译： 管理模块注册将代码从第一代码集转换为第二代码集的请求，识别代码集转换器（CSC），确定最近使用的CSC是否是所识别的CSC，并且响应于确定最近的 所使用的CSC不是所识别的CSC，找到包含本地存储的CSC的子集的用户优选CSC池，每个CSC池对应于偏好索引。 管理模块响应于确定所识别的CSC位于用户优选CSC池内，搜索用户优选的CSC池以获得所识别的CSC，加载所识别的CSC，发起所识别的CSC，其从第一 代码设置到第二代码集，修改所识别的CSC的使用数据，并且基于存储在CSC池中的每个CSC的偏好索引来对用户优选的CSC池进行排序。

    DATA CONVERSION DEVICE, DATA CONVERSION METHOD, AND PROGRAM
    6.
    发明申请
    DATA CONVERSION DEVICE, DATA CONVERSION METHOD, AND PROGRAM 有权
    数据转换设备，数据转换方法和程序

    公开(公告)号：US20130159264A1

    公开(公告)日：2013-06-20

    申请号：US13767394

    申请日：2013-02-14

    申请人： TAIZO SHIRAI ,  KYOJI SHIBUTANI ,  SHIHO MORIAI ,  TORU AKISHITA ,  TETSU IWATA

    发明人： TAIZO SHIRAI ,  KYOJI SHIBUTANI ,  SHIHO MORIAI ,  TORU AKISHITA ,  TETSU IWATA

    IPC分类号： G06F17/30

    CPC分类号： G06F17/30303 ,  G06F7/544 ,  H03M7/28 ,  H03M7/3077

    摘要： There is realized a data conversion device that performs generation of a hash value with improved analysis resistance and a high degree of safety. There are provided a stirring processing section performing a data stirring process on input data; and a compression processing section performing a data compression process on input data including data segments which are divisions of message data, the message data being a target of a data conversion. Part of multi-stage compression subsections is configured to perform a data compression process based on both of output of the stirring processing section and the data segments in the message data. There is provided such a configuration that the stirring process is executed at least on fixed timing of a compression processing round of plural rounds and thus, there is realized a data conversion device that performs generation of a hash value with improved analysis resistance and a high degree of safety.

    摘要翻译： 实现了一种数据转换装置，其执行具有改进的分析电阻和高度安全性的哈希值的产生。 提供了一种对输入数据执行数据搅拌处理的搅拌处理部分; 以及对包括作为消息数据的划分的数据段的输入数据执行数据压缩处理的压缩处理部，所述消息数据是数据转换的目标。 多级压缩子部分被配置为基于搅动处理部分的输出和消息数据中的数据段两者执行数据压缩处理。 提供了这样的结构，至少在多轮的压缩处理轮的固定定时执行搅拌处理，因此实现了一种数据转换装置，其执行具有改进的分析电阻和高度的散列值的产生 的安全。

    DATA PROCESSING DEVICE AND DATA PROCESSING METHOD
    7.
    发明申请
    DATA PROCESSING DEVICE AND DATA PROCESSING METHOD 有权
    数据处理设备和数据处理方法

    公开(公告)号：US20120249345A1

    公开(公告)日：2012-10-04

    申请号：US13427074

    申请日：2012-03-22

    申请人： Takashi Yanada ,  Akira Ueno ,  Masami Shimamura ,  Yoshinobu Tanaka ,  Ryusuke Tsuchida ,  Tomoyuki Sengoku

    发明人： Takashi Yanada ,  Akira Ueno ,  Masami Shimamura ,  Yoshinobu Tanaka ,  Ryusuke Tsuchida ,  Tomoyuki Sengoku

    IPC分类号： H03M7/00

    CPC分类号： H03M7/00 ,  H03M7/28

    摘要： A data-processing device includes a plurality of data generation units, a plurality of bit change number calculation units, a bit change number comparison unit, a first data selection unit, and a bit-coupling unit. The data generation unit arranges input data to generate first conversion data based on each prescribed arranging method. The bit change number calculation unit compares values of respective bits in the first conversion data output at the n-th time and the (n+1)-th time by the corresponding data generation unit, and calculates a bit number based on the comparison result as a bit change number. The bit change number comparison unit compares values of the respective bit change numbers, selects the data generation unit, and outputs selection information. The first data selection unit outputs any one first conversion data selected based on the selection information as selection data. Then, the bit-coupling unit couples the selection information.

    摘要翻译： 数据处理装置包括多个数据生成单元，多个位改变数量计算单元，位改变数比较单元，第一数据选择单元和位耦合单元。 数据生成单元基于每个规定的排列方式排列输入数据，生成第一变换数据。 比特改变数计算单元将在第n次输出的第一转换数据和第（n + 1）次的各位的值相对应地由相应的数据生成单元进行比较，并根据比较结果计算位数 作为一个有点变化的数字。 比特改变数比较单元比较各比特数的值，选择数据生成单元，并输出选择信息。 第一数据选择单元输出基于选择信息选择的任何一个第一转换数据作为选择数据。 然后，位耦合单元耦合选择信息。

    Decoding circuit
    9.
    发明授权
    Decoding circuit 有权
    解码电路

    公开(公告)号：US09184766B1

    公开(公告)日：2015-11-10

    申请号：US14632268

    申请日：2015-02-26

    申请人： SK hynix Inc.

    发明人： Jae Bum Ko

    IPC分类号： H03M7/00 ,  H03M5/14 ,  H03K19/20 ,  G11C8/10

    CPC分类号： G11C8/10 ,  H03M5/145 ,  H03M7/28

    摘要： A decoding circuit is disclosed, which relates to a technology for changing a decoding structure without changing a circuit structure. A decoding circuit for decoding N input signals to generate output signals corresponding to elements of 2N binary information includes: a controller configured to generate control signals; a decoding unit configured to generate output signals by decoding the N input signals, wherein the number of output signals is controlled in response to the control signals; and a combination unit configured to output a first output signal by logically combining the output signals of the decoding unit.

    摘要翻译： 公开了一种解码电路，其涉及用于在不改变电路结构的情况下改变解码结构的技术。 一种用于解码N个输入信号以产生对应于2N个二进制信息的元素的输出信号的解码电路，包括：控制器，被配置为产生控制信号; 解码单元，被配置为通过对所述N个输入信号进行解码来生成输出信号，其中响应于所述控制信号来控制所述输出信号的数量; 以及组合单元，被配置为通过逻辑地组合解码单元的输出信号来输出第一输出信号。

    Apparatus and method for performing a convert-to-integer operation
    10.
    发明授权
    Apparatus and method for performing a convert-to-integer operation 有权
    用于执行转换为整数运算的装置和方法

    公开(公告)号：US09059726B2

    公开(公告)日：2015-06-16

    申请号：US13469109

    申请日：2012-05-11

    申请人： David Raymond Lutz ,  Neil Burgess

    发明人： David Raymond Lutz ,  Neil Burgess

    IPC分类号： H03M7/24 ,  G06F9/30 ,  H03M7/28

    CPC分类号： H03M7/28 ,  G06F9/30025 ,  H03M7/24

    摘要： A data processing apparatus includes processing circuitry for performing a convert-to-integer operation for converting a floating-point value to a rounded two's complement integer value. The convert-to-integer operation uses round-to-nearest, ties away from zero, rounding (RNA rounding). The operation is performed by generating an intermediate value based on the floating-point value, adding a rounding value to the intermediate value to generate a sum value, and outputting the integer-valued bits of the sum value as the rounded two's complement integer value. If the floating-point value is negative, then the intermediate value is generated by inverting the bits without adding a bit value of 1 to a least significant bit of the inverted value.

    摘要翻译： 数据处理装置包括处理电路，用于执行用于将浮点值转换为舍入二进制补码整数值的转换整数操作。 转换为整数的操作使用圆到最近的，从零开始，循环（RNA舍入）。 通过基于浮点值生成中间值来执行该操作，将舍入值与中间值相加以生成和值，并将和值的整数位作为舍入二进制补码整数输出。 如果浮点值为负值，则通过将位反相而不将位值1加1到反相值的最低有效位来生成中间值。