公开(公告)号：WO2004017417A1

公开(公告)日：2004-02-26

申请号：PCT/DE2003/001957

申请日：2003-06-12

Applicant: INFINEON TECHNOLOGIES AG ,  KAKOSCHKE, Ronald ,  TEWS, Helmut

Inventor： KAKOSCHKE, Ronald ,  TEWS, Helmut

IPC: H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/823418 ,  H01L21/823425 ,  H01L29/66666 ,  H01L29/7827

Abstract: Erläutert wird ein vertikaler Feldeffekttransistor mit einer Halbleiterschicht (10),in der entlang einer Vertiefung (72) ein dotierter Kanalbereich angeordnet ist. Ein"vergrabener" Anschlussbereich (18, 54) führt bis zu einer Oberfläche der Halbleiterschicht (10). Ein zweiter Anschlussbereich (16) ist in der Nähe der Öffnung der Vertiefung an der gleichen Oberfläche angeordnet. Vorzugsweise werden auch Isoliervertiefungen (70, 74, 76) zwischen dem Kanalbereich und einer leitenden Zuführung (54) sowie zwischen dem Feldeffekttransistor und einem benachbarten elektrischen Bauelement hergestellt. Der Feldeffekttransistor hat hervorragende elektrische Eigenschaften und ist einfach herzustellen.

Abstract translation: 将解释具有半导体层（10）的垂直场效应晶体管，掺杂沟道区设置在所述凹部沿着一（72）。 A “掩埋” 连接区域（18，54）导致半导体层（10）的表面上。 第二端子部（16）被布置在凹部的同一表面上的开口的附近。 优选还Isoliervertiefungen（70，74，76）的沟道区和导电引线（54）之间形成，并且所述场效应晶体管和相邻的电气部件之间。 所述场效应晶体管具有优异的电性能和易于制造。

公开(公告)号：WO2006076991A2

公开(公告)日：2006-07-27

申请号：PCT/EP2005/056641

申请日：2005-12-09

Applicant: INFINEON TECHNOLOGIES AG ,  KAKOSCHKE, Ronald ,  TEWS, Helmut

Inventor： KAKOSCHKE, Ronald ,  TEWS, Helmut

IPC: H01L29/78 ,  H01L29/08 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336

CPC classification number: H01L21/823418 ,  H01L21/2815 ,  H01L27/088 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66628 ,  H01L29/66659 ,  H01L29/7311 ,  H01L29/78 ,  H01L29/7835

Abstract: Erläutert wird unter anderem ein Verfahren zum Herstellen eines Tunnel-Feldeffekttransistors (T1). Anschlussbereiche (28, 80) von verschiedenem Dotiertyp werden mit selbstausrichtenden Implantationsverfahren erzeugt.

Abstract translation: 描述了一种方法，除其他外，（T1），用于产生隧道场效应晶体管。 不同掺杂类型的终端部分（28，80）中产生具有自对准注入方法。

公开(公告)号：WO2005043629A1

公开(公告)日：2005-05-12

申请号：PCT/EP2004/052485

申请日：2004-10-08

Applicant: INFINEON TECHNOLOGIES AG ,  TEWS, Helmut

Inventor： TEWS, Helmut

IPC: H01L29/786

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66666 ,  H01L29/66742 ,  H01L29/66833 ,  H01L29/7828 ,  H01L29/78642 ,  H01L29/7883 ,  H01L29/7885 ,  H01L29/792

Abstract: Erläutert wird unter anderem ein Verfahren zum Herstellen eines Feldeffekttransistors, bei dem mehrere Schichten jeweils abgeschieden, planarisiert und rückgeätzt werden, insbesondere eine Gateelektrodenschicht (60). Durch diese Vorgehensweise entstehen Transistoren mit hervorragenden elektrischen Eigenschaften und hervorragender Reproduzierbarkeit.

Abstract translation: 除其他事项外，一种制造场效应晶体管，其中多个层各自沉积，平坦化，以及回蚀刻，特别是栅电极层（60）进行说明的方法。 此过程引起的晶体管具有优良的电性能和优良的可再现性。

公开(公告)号：WO2005034215A1

公开(公告)日：2005-04-14

申请号：PCT/DE2004/002185

申请日：2004-09-30

Applicant: INFINEON TECHNOLOGIES AG ,  FEHLHABER, Rodger ,  TEWS, Helmut

Inventor： FEHLHABER, Rodger ,  TEWS, Helmut

IPC: H01L21/033

CPC classification number: H01L21/0337 ,  H01L21/0338

Abstract: Es wird auf einer strukturierten Photoresist-Schicht mittels eines Atomlagenepitaxie-Verfahrens eine Hartmaskenschicht aufgebracht und ein Teil der Hartmaskenschicht wird entfernt, so dass ein entsprechender Teil der strukturierten Photoresist-Schicht freigelegt wird, welcher anschließend entfernt wird.

Abstract translation: 它是由原子层外延法的手段施加到图案化的光刻胶层，硬掩模层和硬掩模层的部分被去除，以使图案化的光刻胶层的相应部分被暴露，其随后被移除。

公开(公告)号：WO2004006314A1

公开(公告)日：2004-01-15

申请号：PCT/DE2003/002072

申请日：2003-06-21

Applicant: INFINEON TECHNOLOGIES AG ,  FEHLHABER, Rodger ,  TEWS, Helmut

Inventor： FEHLHABER, Rodger ,  TEWS, Helmut

IPC: H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/28141 ,  H01L29/6656 ,  H01L29/6659

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung eines Kurzkanal-Feldeffekttransistors mit den Schritten: Ausbilden einer sublithographischen Gate-Opferschicht (3M), Ausbildenvon Spacern (7S) an den Seitenwänden der Gate-Opferschicht (3M), Entfernen der Gate-Opferschicht (3M) zum Ausbilden einer Gate-Aussparung und Ausbilden eines Gate-Dielektrikums (10) und einer Steuerschicht (11) in der Gate-Aussparung. Auf diese Weise erhält man einen Kurzkanal-FET mit minimalen Schwankungen der kritischen Abmessungen in einem Bereich unterhalb von 100 Nanometer.

Abstract translation: 本发明涉及一种用于制造短沟道场效应晶体管，包括以下步骤：形成亚光刻栅牺牲层（3M），Ausbildenvon间隔物（7S）在栅​​牺牲层（3M）的侧壁，去除栅牺牲层（3M），以 形成栅极凹槽，并且形成栅极电介质（10）和在栅极凹进的控制层（11）。 以这种方式可以得到与在100个纳米以下的范围内的临界尺寸最小的变化的短沟道FET。

公开(公告)号：WO2003056611A3

公开(公告)日：2003-07-10

申请号：PCT/DE2002/004524

申请日：2002-12-10

Applicant: INFINEON TECHNOLOGIES AG ,  TEWS, Helmut ,  FEHLHABER, Rodger

Inventor： TEWS, Helmut ,  FEHLHABER, Rodger

IPC: H01L21/033

Abstract: Die Erfindung bezieht sich auf ein resistloses Lithographieverfahren zur Herstellung feiner Strukturen, wobei eine Halbleiter-Maskenschicht (HM) auf einem Trägermaterial (TM, HM') ausgebildet wird und eine selektive Ionenimplantation (I) zum Dotieren von ausgewählten Bereichen (1) der Halbleiter-Maskenschicht (HM) erfolgt. Durch nasschemisches Entfernen der nicht-dotierten Bereiche der Halbleiter-Maskenschicht (HM) erhält man eine Halbleitermaske, die zur weiteren Strukturierung verwendet werden kann. Auf diese Weise erhält man ein einfaches und hochgenaues resistloses Lithographieverfahren für Strukturen kleiner 100 nm.

公开(公告)号：WO2006005670A1

公开(公告)日：2006-01-19

申请号：PCT/EP2005/052920

申请日：2005-06-22

Applicant: INFINEON TECHNOLOGIES AG ,  BARTH, Hans-Joachim ,  TEWS, Helmut

Inventor： BARTH, Hans-Joachim ,  TEWS, Helmut

IPC: H01L21/02

CPC classification number: H01L23/5223 ,  H01L27/0805 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung einer Kondensatoranordnung sowie eine zugehörige Kondensatoranord­nung, wobei an der Oberfläche eines Trägersubstrats (1) eine erste Isolierschicht (2) ausgebildet wird und darin eine ers­te Kondensatorelektrode mit einer Vielzahl von beabstandeten ersten Leitbahnen (3) erzeugt wird. Unter Verwendung einer Maskenschicht werden Teilbereiche der ersten Isolierschicht (2) zum Freilegen der Vielzahl von ersten Leitbahnen (3) entfernt und nach Ausbilden eines Kondensatordielektrikums (5) an der Oberfläche der freigelegten ersten Leitbahnen (3) eine zweite Kondensatorelektrode mit einer Vielzahl von beabstandeten zweiten Leitbahnen (6) ausgebildet, die zwischen den ersten mit Kondensatordielektrikum beschichteten Leitbahnen (3) lie­gen. Durch dieses weiter vereinfachte Herstellungsverfahren können Kondensatoren mit einer hohen Flächenkapazität und me­chanischen Stabilität selbstjustierend und kostengünstig her­gestellt werden.

Abstract translation: 本发明涉及一种用于制造电容器结构的方法和相关联的电容器装置，其中形成第一绝缘层的载体基底（1）的表面（2）上并在其中的第一电容器电极与多个间隔开的第一导电线的产生（3）。 使用所述第一绝缘层（2）的掩模层部分，以暴露所述多个第一导电线（3）被去除，并且形成电容器电介质（5）之后暴露的第一导电线（3）的第二电容器电极具有多个间隔开的第二表面上 （6）形成的互连，其位于所述第一电容器电介质涂覆导电线（3）之间。 通过这种更简化的制造过程电容可以由自调节且廉价地具有高表面容量和机械稳定性。

公开(公告)号：WO2005038930A3

公开(公告)日：2005-04-28

申请号：PCT/EP2004/052333

申请日：2004-09-28

Applicant: INFINEON TECHNOLOGIES AG ,  TEWS, Helmut ,  FEHLHABER, Rodger

Inventor： TEWS, Helmut ,  FEHLHABER, Rodger

IPC: H01L29/786

Abstract: Erläutert wird unter anderem ein Verfahren zum Strukturieren, bei dem ein Füllmaterial (22) mit T-förmigem Querschnitt als Maske beim Strukturieren verwendet wird, um Strukturen mit sublithografischen Abmessungen zu erzeugen, insbesondere einen Doppel-Finnen-Feldeffekttransistor.

公开(公告)号：WO2004010507A1

公开(公告)日：2004-01-29

申请号：PCT/DE2003/002350

申请日：2003-07-11

Applicant: INFINEON TECHNOLOGIES AG ,  BARTH, Hans-Joachim ,  TEWS, Helmut

Inventor： BARTH, Hans-Joachim ,  TEWS, Helmut

IPC: H01L29/423

CPC classification number: H01L29/66545 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/6656

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung einer T-Gate-Struktur sowie eines zugehörigen Feldeffekttransistors, wobei an den Seitenwänden eines Opfer-Gatestapels(2, 3, 4) eine Seitenwand-Isolationsstruktur (5S, 6S) ausgebildet und zumindest ein oberer Bereich (I) des Opfer-Gatestapels zum Ausbilden einer Gate-Aussparung entfernt wird. Anschließend wird ein Teil (5S) der Seitenwand-Isolationsstruktur im oberen Bereich (I) entfernt und eine somit verbreiterte Gate-Aussparung mit einem hochleitfähigen Material (12) aufgefüllt.

Abstract translation: 本发明涉及一种方法，用于制备上的牺牲栅堆叠的侧壁上的T栅结构和相关联的场效应晶体管，（2，3，4）上形成侧壁绝缘结构（5S，6S）和至少一个上部（I ）牺牲栅堆叠的被去除，以形成栅极凹部。 随后，一个部分（5 S）在侧壁隔离结构的在上面部分（I）中除去，并填充在加宽因而栅极凹部具有高导电性材料（12）。

公开(公告)号：WO2003090257A3

公开(公告)日：2003-10-30

申请号：PCT/DE2003/001205

申请日：2003-04-10

Applicant: INFINEON TECHNOLOGIES AG ,  BARTH, Hans-Joachim ,  TEWS, Helmut

Inventor： BARTH, Hans-Joachim ,  TEWS, Helmut

IPC: H01L21/768

Abstract: Die Erfindung betrifft ein Verfahren zur Herstellung dünner metallhaltiger Schichten (5C) mit geringem elektrischen Widerstand, wobei zunächst eine metallhaltige Ausgangsschicht (5A) mit einer ersten Korngrösse auf einem Trägermaterial (2) ausgebildet wird. Nachfolgend wird ein lokal begrenzter Wärmebereich (W) in der metallhaltigen Ausgangsschicht (5A) derart erzeugt und bewegt, dass eine Rekristallisation der metallhaltigen Ausgangsschicht (5A) zum Erzeugen der metallhaltigen Schicht (5C) mit einer zur ersten Korngrösse vergrösserten zweiten Korngrösse durchgeführt wird. Auf diese Weise erhält man eine metallhaltige Schicht mit verbesserten elektrischen Eigenschaften.