公开(公告)号：WO2017014385A1

公开(公告)日：2017-01-26

申请号：PCT/KR2016/000630

申请日：2016-01-21

Applicant: 한국과학기술원

Inventor： 조용훈 ,  조종회 ,  김제형

IPC: H01L33/00

CPC classification number: H01L33/32 ,  B82Y40/00 ,  H01J1/308 ,  H01J9/025 ,  H01L33/00 ,  H01L33/10 ,  H01L33/54

Abstract: 본 발명은, 본 발명은 전자 방출체, 이의 제조방법 및 이를 포함하는 발광 장치에 관한 것으로, 보다 구체적으로, 적어도 일부분에 나노 구조체가 형성된 반도체 웨이퍼를 포함하는 전자 방출체에 관한 것이다. 본 발명은, 대면적의 전자 방출체를 제공할 수 있고, 전자 주입 방식으로 구동가능할 뿐 아니라 발광 효율이 개선된 발광 장치를 제공할 수 있다.

Abstract translation: 本发明涉及一种电子发射器及其制造方法，以及包括该发光装置的发光装置，更具体地说，涉及一种包括其至少部分形成有纳米结构的半导体晶片的电子发射器。 本发明能够提供大面积的电子发射体，并且还能够提供具有改善的发光效率并且可以通过电子注入法操作的发光装置。

公开(公告)号：WO00060631A1

公开(公告)日：2000-10-12

申请号：PCT/JP2000/001452

申请日：2000-03-10

IPC: H01J1/308

CPC classification number: H01J1/308

Abstract: A semiconductor cold-cathode device (1) for emitting electrons has an integral structure composed of a semiconductor (2) between a first electrode (3) and a second electrode (4). A collector electrode (6) is arranged opposite the semiconductor (2A) placed between the first electrode (3) and the second electrode (4). The first electrode (3) is connected with the negative terminal of a voltage supply (8) connected in series with a collector supply (7). The collector electrode (6) is connected with the positive terminal of the collector supply. The second electrode (4) is connected with the positive terminal of the voltage supply (8). The semiconductor cold-cathode device efficiently emits electrons, and it can be manufactured easily.

Abstract translation: 用于发射电子的半导体冷阴极器件（1）具有由第一电极（3）和第二电极（4）之间的半导体（2）组成的整体结构。 集电极（6）与放置在第一电极（3）和第二电极（4）之间的半导体（2A）相对设置。 第一电极（3）与与集电器电源（7）串联连接的电压源（8）的负极端子连接。 集电极（6）与集电器电源的正极连接。 第二电极（4）与电压源（8）的正极端子连接。 半导体冷阴极器件有效地发射电子，容易制造。

公开(公告)号：WO2016187603A1

公开(公告)日：2016-11-24

申请号：PCT/US2016/033669

申请日：2016-05-21

Applicant: KLA-TENCOR CORPORATION

Inventor： CHUANG, Yung-Ho ,  FIELDEN, John ,  XIAOLI, Yinying ,  LIU, Xuefeng

IPC: H01J31/50 ,  H01J29/38 ,  H01J31/26 ,  H01J1/34 ,  G02B21/12 ,  H01L27/146 ,  H01L27/148

CPC classification number: H01J1/308 ,  H01J1/3044 ,  H01J1/34 ,  H01J2201/3423 ,  H01L27/14831 ,  H01L31/105 ,  H01L31/107

Abstract: A photocathode utilizes an field emitter array (FEA) integrally formed on a silicon substrate to enhance photoelectron emissions, and a thin boron layer disposed directly on the output surface of the FEA to prevent oxidation. The field emitters are formed by protrusions having various shapes (e.g., pyramids or rounded whiskers) disposed in a two-dimensional periodic pattern, and may be configured to operate in a reverse bias mode. An optional gate layer is provided to control emission currents. An optional second boron layer is formed on the illuminated (top) surface, and an optional anti-reflective material layer is formed on the second boron layer. An optional external potential is generated between the opposing illuminated and output surfaces. An optional combination of n-type silicon field emitter and p-i-n photodiode film is formed by a special doping scheme and by applying an external potential. The photocathode forms part of sensor and inspection systems.

Abstract translation: 光电阴极利用整体形成在硅衬底上的场致发射阵列（FEA）来增强光电子发射，以及直接设置在FEA的输出表面上以防止氧化的薄硼层。 场发射体由具有以二维周期性图案设置的各种形状（例如，金字塔形或圆形晶须）的突起形成，并且可以被配置为以反向偏压模式操作。 提供可选的栅极层以控制发射电流。 在照明（顶部）表面上形成可选的第二硼层，并且在第二硼层上形成任选的抗反射材料层。 在相对的照明​​和输出表面之间产生可选的外部电位。 通过特殊的掺杂方案和施加外部电位形成n型硅场致发射体和p-i-n光电二极管膜的可选组合。 光电阴极形成传感器和检测系统的一部分。

公开(公告)号：WO2016168376A1

公开(公告)日：2016-10-20

申请号：PCT/US2016/027384

申请日：2016-04-13

Applicant: HRL LABORATORIES, LLC

Inventor： HUANG, Biqin ,  ROPER, Christopher S. ,  HUSSAIN, Tahir

IPC: G01N27/07 ,  G01N27/414 ,  H01L29/744

CPC classification number: H01J1/308 ,  H01J1/304 ,  H01J9/025 ,  H01J21/10

Abstract: A semiconductor power handling device, includes a cathode pillar, a gate surrounding the cathode pillar, and an anode spaced from the cathode by a nano-vacuum gap. An array of semiconductor power handling devices, each comprises a cathode pillar, a gate surrounding the cathode pillar, and an anode spaced from the cathode pillar by a nano-vacuum gap. The semiconductor power handling devices can be arranged as rows and columns and can be interconnected to meet the requirements of various applications. The array of power handling devices can be fabricated on a single substrate.

Abstract translation: 一种半导体功率处理装置，包括阴极柱，围绕阴极柱的栅极和通过纳米真空间隙与阴极隔开的阳极。 一组半导体功率处理装置，每个包括阴极柱，围绕阴极柱的栅极和通过纳米真空间隙与阴极柱隔开的阳极。 半导体功率处理装置可以被布置为行和列并且可以互连以满足各种应用的要求。 功率处理装置的阵列可以在单个基板上制造。

公开(公告)号：WO2005034164A1

公开(公告)日：2005-04-14

申请号：PCT/JP2004/014106

申请日：2004-09-27

Applicant: 住友電気工業株式会社 ,  辰巳 夏生 ,  難波 暁彦 ,  西林 良樹 ,  今井 貴浩

Inventor： 辰巳 夏生 ,  難波 暁彦 ,  西林 良樹 ,  今井 貴浩

IPC: H01J1/304

CPC classification number: H01J63/02 ,  H01J1/3044 ,  H01J1/308

Abstract: 　この発明は、効率良く電子を放出させるための構造を備えた電子放出素子に関する。当該電子放出素子は、ｎ型ダイヤモンドからなる基板と、この基板上に設けられた先鋭な突起を備える。突起は、基板側に設けられた基部と、この基部上に設けられ、先端から電子が放出される電子放出部とで構成されている。基部は、ｎ型ダイヤモンドからなる。電子放出部は、ｐ型ダイヤモンドからなる。突起（電子放出部）の先端から基部と電子放出部との界面までの長さは、好ましくは１００ｎｍ以下である。

Abstract translation: 公开了具有有效发射电子的结构的电子发射体。 电子发射器包括由n型金刚石构成的衬底和形成在衬底上的尖锐突起。 该突起由基板侧的基部和形成在基部上的电子发射部构成。 电子从电子发射部分的尖端发射。 基部由n型金刚石构成，电子发射部由p型金刚石构成。 从突起（电子发射部分）的尖端到基底部分和电子发射部分之间的界面的长度优选不大于100nm。

公开(公告)号：WO9967804A8

公开(公告)日：2000-03-16

申请号：PCT/IB9901044

申请日：1999-06-07

Applicant: KONINKL PHILIPS ELECTRONICS NV ,  PHILIPS SVENSKA AB

Inventor： GEHRING FREDERIK C ,  KROON RON ,  VAN ZUTPHEN TOM

IPC: H01J3/02 ,  H01J1/308 ,  H01J9/02 ,  H01J9/385 ,  H01J29/04 ,  H01J29/48

CPC classification number: H01J29/04 ,  H01J1/308

Abstract: An electron tube provided with a semiconductor cathode for emitting electrons, which semiconductor cathode is arranged on a support, a source being arranged in the vicinity of the cathode, in particular, so as to face the free (Si) surface of the cathode, which source is capable of evolving, at the increased temperatures occurring during evacuation of the tube in the manufacturing process, a reducing agent such as F2 or HF, which passivates the free (Si) surface of the cathode.

Abstract translation: 具有用于发射电子的半导体阴极的电子管，该半导体阴极被布置在支撑体上，源极被布置在阴极附近，特别是面向阴极的自由（Si）表面， 源能够在制造过程中在管排空过程中发生的升高的温度下进行，即还原剂如F2或HF，其钝化阴极的游离（Si）表面。

公开(公告)号：WO00002223A1

公开(公告)日：2000-01-13

申请号：PCT/US1999/014799

申请日：1999-06-28

IPC: H01J1/308 ,  H01J1/30 ,  H01J31/12

CPC classification number: H01J1/308

Abstract: A junction-based field emission display, wherein the junctions are formed by depositing a semiconducting or dielectric, low work function, negative electron affinity (NEA) silicon-based compound film (SBCF) onto a metal or n-type semiconductor substrate. The SBCF can be doped to become a p-type semiconductor. A small forward bias voltage is applied across the junction so that electron transport is from the substrate into the SBCF region. Upon entering into this NEA region, many electrons are released into the vacuum level above the SBCF surface and accelerated toward a positively biased phosphor screen anode, hence lighting up the phosphor screen for display. To turn off, simply switch off the applied potential across the SBCF/substrate. May be used for field emission flat panel displays.

Abstract translation: 一种基于结的场致发射显示器，其中通过将半导体或电介质，低功函数，负电子亲和力（NEA）硅基化合物膜（SBCF）沉积到金属或n型半导体衬底上而形成结。 可以将SBCF掺杂成为p型半导体。 在整个结上施加小的正向偏置电压，使得电子传输从衬底到SBCF区域。 在进入该NEA区域时，许多电子被释放到SBCF表面上方的真空水平中，并朝向正偏压的荧光屏阳极加速，从而点亮荧光屏以进行显示。 要关闭，只需关闭SBCF /基板上施加的电位。 可用于场致发射平板显示器。

公开(公告)号：WO2017106387A1

公开(公告)日：2017-06-22

申请号：PCT/US2016/066729

申请日：2016-12-14

Applicant: OSTENDO TECHNOLOGIES, INC.

Inventor： VOLKOVA, Anna ,  IVANTSOV, Vladimir ,  SYRKIN, Alexander ,  HASKELL, Benjamin ,  EL-GHOROURY, Hussein

IPC: H01L21/20 ,  H01L29/15 ,  H01L33/24

CPC classification number: H01J1/308 ,  C30B29/406 ,  C30B29/62 ,  C30B29/66 ,  H01L21/0254 ,  H01L21/02603 ,  H01L21/20 ,  H01L31/035236 ,  H01L31/035281 ,  H01L31/109 ,  H01L31/1848 ,  H01L31/1852 ,  H01L33/007 ,  H01L33/06 ,  H01L33/08 ,  H01L33/18 ,  H01L33/24 ,  H01L33/32 ,  Y02E10/544

Abstract: A method for growing on a substrate strongly aligned uniform cross-section semiconductor composite nanocolumns is disclosed. The method includes: (a) forming faceted pyramidal pits on the substrate surface; (b) initiating nucleation on the facets of the pits; and; (c) promoting the growth of nuclei toward the center of the pits where they coalesce with twinning and grow afterwards together as composite nanocolumns. Multi-quantum-well, core-shell nanocolumn heterostructures can be grown on the sidewalls of the nanocolumns. Furthermore, a continuous semiconductor epitaxial layer can be formed through the overgrowth of the nanocolumns to facilitate fabrication of high-quality planar device structures or for light emitting structures.

Abstract translation: 公开了一种用于在衬底上生长强烈排列的均匀截面半导体复合纳米柱的方法。 该方法包括：（a）在衬底表面上形成小面锥形凹坑; （b）在凹坑的小平面上开始成核; 和; （c）促进细胞核向凹坑中心的生长，在那里它们与孪生结合并随后一起成长为复合纳米柱。 多量子阱核 - 壳纳米柱异质结构可以在纳米柱的侧壁上生长。 此外，可以通过纳米柱的过度生长来形成连续的半导体外延层，以便于制造高质量的平面器件结构或用于发光结构。

公开(公告)号：WO2006061686A3

公开(公告)日：2006-07-27

申请号：PCT/IB2005003668

申请日：2005-12-05

Applicant: PRINS JOHAN FRANS

Inventor： PRINS JOHAN FRANS

IPC: H01J1/308 ,  H01J1/312 ,  H01J9/02

CPC classification number: B82Y10/00 ,  H01J1/308 ,  H01J1/312 ,  H01J9/022 ,  H01J2201/308

Abstract: A method of forming a cathodic device includes the steps of forming a p-type layer (18) and an n-type layer (20) below a surface (20) of a substrate. The material has a conduction band which is at an energy level no more than 0.5 electron-Volts (eV) below the lowest vacuum energy level. The layers are formed so that they are in contact, with the p-type layer located between the surface and the n-type layer, and so that they form a p-n junction. The thickness of the p-type layer is somewhat less than the average distance which an electron injected into the p-type layer travels by diffusion and the thickness of the negatively charged depletion layer in the p-type layer is such that the difference between the thickness of the p-type layer and the thickness of the negatively charged depletion layer in the p-type layer is substantially less than the said average distance.

Abstract translation: 形成阴极器件的方法包括以下步骤：在衬底的表面（20）下方形成p型层（18）和n型层（20）。 该材料具有低于最低真空能级的能级不超过0.5电子伏特（eV）的导带。 这些层被形成为使得它们接触，p型层位于表面和n型层之间，并且使得它们形成p-n结。 p型层的厚度略小于注入到p型层的电子通过扩散行进的平均距离，并且p型层中的带负电荷的耗尽层的厚度使得p型层之间的差异 p型层的厚度和p型层中的带负电荷的耗尽层的厚度基本上小于所述平均距离。

公开(公告)号：WO2005053029A1

公开(公告)日：2005-06-09

申请号：PCT/JP2004/017077

申请日：2004-11-17

Applicant: 住友電気工業株式会社 ,  難波 暁彦 ,  西林 良樹 ,  今井 貴浩

Inventor： 難波 暁彦 ,  西林 良樹 ,  今井 貴浩

IPC: H01L29/16

CPC classification number: H01L29/1602 ,  H01J1/308

Abstract: 　この発明は、広い温度範囲においてキャリア濃度の変化量が充分に低減されたダイヤモンドｎ型半導体等に関する。当該ダイヤモンドｎ型半導体は、ダイヤモンド基板と、その主面上に形成されたｎ型判定されるダイヤモンド半導体を備える。このダイヤモンド半導体は、そのｎ型判定される温度領域の一部においてキャリア濃度（電子濃度）の温度依存性が負の相関を示すとともに、ホール係数の温度依存性が正の相関を示す。このような特性をもつダイヤモンドｎ型半導体は、例えば、ダイヤモンド基板上にドナー元素以外の不純物を導入しながら、ドナー元素が多量にドープされたダイヤモンド半導体を形成することにより得られる。

Abstract translation: 提供了在宽温度范围内载流子浓度变化量充分降低的金刚石n型半导体。 金刚石n型半导体包括形成在金刚石基板的主表面上的金刚石基底和金刚石半导体，并被判定为n型。 金刚石半导体具有显示负相关性的载流子浓度（电子浓度）温度依赖性和在判断为n型的温度范围的一部分呈现正相关性的空穴系数温度依赖性。 具有这种特性的金刚石n型半导体可以例如通过形成掺杂有大量施主元素的金刚石半导体，同时将施主元素以外的杂质引入到金刚石基底中来获得。