公开(公告)号：WO2013006388A2

公开(公告)日：2013-01-10

申请号：PCT/US2012044735

申请日：2012-06-28

Applicant: INTEL CORP ,  RADHAKRISHNAN SIVAKUMAR ,  SCHMISSEUR MARK A ,  TAN SIN S ,  HAREN KENNETH C ,  BROWN THOMAS C ,  KUMAR PANKAJ ,  GOPAL VINODH ,  FEGHALI WAJDI K

Inventor： RADHAKRISHNAN SIVAKUMAR ,  SCHMISSEUR MARK A ,  TAN SIN S ,  HAREN KENNETH C ,  BROWN THOMAS C ,  KUMAR PANKAJ ,  GOPAL VINODH ,  FEGHALI WAJDI K

CPC classification number: G06F11/10 ,  G06F11/1076 ,  H03M1/1052 ,  H03M7/42 ,  H03M13/09 ,  H03M13/091 ,  H03M13/158 ,  H03M13/6575

Abstract: Embodiments of the present disclosure describe methods, apparatus, and system configurations for cyclic redundancy check circuits using Galois-field arithmetic.

Abstract translation: 本公开的实施例描述了使用伽罗瓦域算术的循环冗余校验电路的方法，装置和系统配置。

公开(公告)号：WO2016175688A1

公开(公告)日：2016-11-03

申请号：PCT/SE2015/050476

申请日：2015-04-28

Applicant: SIGNAL PROCESSING DEVICES SWEDEN AB

Inventor： ENG, Frida ,  GUSTAVSSON, Mikael ,  LÖWENBORG, Per ,  OLSSON, Martin

IPC: H03F1/30 ,  H03F1/32 ,  H03F3/08 ,  H03F3/195 ,  H03M1/10 ,  H03M1/12

CPC classification number: G06F17/5063 ,  G06F2217/02 ,  H03F1/30 ,  H03F1/32 ,  H03F1/3223 ,  H03F3/08 ,  H03F3/195 ,  H03F2200/294 ,  H03F2200/336 ,  H03F2200/447 ,  H03F2200/451 ,  H03F2200/468 ,  H03M1/1038 ,  H03M1/1052 ,  H03M1/12

Abstract: Each realization of an electric circuit design defines a frequency response. For a test lot of the design, frequency responses are measured, each at a stable value of an environment parameter, wherein the totality of the values are distributed over a parameter range. Based on the measurements, a de- sign-specific model is defined that describes a frequency response of the de- sign in dependence of the environment parameter. For a unit in a main lot of realizations of the design, a unit-specific frequency response is measured at a stable value of the environment parameter; the model is fitted to the response, whereby a unit-specific model is obtained; data representing the unit- specific model is stored in association with the unit; and the unit is operated in conjunction with a compensation stage configured to determine a present value of the environment parameter and compensate drift in relation to a parameter-independent reference frequency response.

Abstract translation: 电路设计的每个实现定义了频率响应。 对于设计的测试批次，测量频率响应，每个都在环境参数的稳定值处，其中值的总数在参数范围内分布。 基于这些测量，定义了一种设计特定的模型，其描述了依赖于环境参数的设计的频率响应。 对于主要设计实现的单位，单位特定的频率响应以环境参数的稳定值进行测量; 该模型适用于响应，从而获得单位特定模型; 表示单元特定模型的数据与单元相关联地存储; 并且该单元与补偿级一起操作，该补偿级被配置为确定环境参数的当前值并且相对于参数无关参考频率响应补偿漂移。

公开(公告)号：WO2009066371A1

公开(公告)日：2009-05-28

申请号：PCT/JP2007/072455

申请日：2007-11-20

Applicant: 株式会社アドバンテスト ,  矢原 秀文

Inventor： 矢原 秀文

IPC: H03M1/68 ,  H03M1/10

CPC classification number: H03M1/1052 ,  H03M1/687

Abstract: 【課題】高分解能であってデジタル値に対する直線性がよいＤ／Ａ変換器及びそのＤ／Ａ変換器を搭載した電子ビーム露光装置を提供すること。 【解決手段】Ｄ／Ａ変換器３０は、上位ビットのＤ／Ａ変換を行う第１のＤ／Ａ変換部と下位ビットのＤ／Ａ変換を行う第２のＤ／Ａ変換部で構成され、最下位ビットと同一の重み付けの補助ビットを備えたＤ／Ａ変換基本部３５と、補正用Ｄ／Ａ変換部３８と、補正用Ｄ／Ａ変換部３８のＤ／Ａ変換器に設定するデジタルコードを生成する誤差検出処理部３３と、制御部３４とを備える。制御部３４は、ビット電流源と当該ビット電流源より下位のビット電流源とを比較して、ビット電流源の値が変動したと判定したとき、補正用Ｄ／Ａ変換器に設定するデジタルコードを誤差検出処理部３３に生成させ、ビット電流源の値を補正する。

Abstract translation: 本发明提供一种D / V转换器，该D / V转换器具有高分辨率并且具有相对于数字值的良好线性度以及配备有这种D / A转换器的电子束光刻系统。 用于解决问题的手段AD / A转换器（30）包括由用于高阶位D / A转换的第一D / A转换部分和第二D / A转换部分构成的D / A转换基本单元（35） 用于低位比特的D / A转换的部分，具有与最低有效位相同权重的辅助比特，校正D / A转换单元（38），用于产生数字 要在校正D / A转换单元（38）的D / A转换器中设置的代码，以及控制单元（34）。 控制单元（34）将第一位电流源与第二位电流源以比第一位电流源低的电平进行比较，允许误差检测单元（33）产生要在D中设置的数字代码 / A转换器，如果控制单元（34）判断位电流源的值已经改变，并且校正位电流源的值，则校正D / A转换单元（38）的/ A转换器。

公开(公告)号：WO2008083269A9

公开(公告)日：2008-08-21

申请号：PCT/US2007089031

申请日：2007-12-28

Applicant: TERADYNE INC ,  O'BRIEN DAVID

Inventor： O'BRIEN DAVID

IPC: G01D5/244 ,  G01R31/28 ,  H03M1/06 ,  H03M1/10

CPC classification number: G01R31/2834 ,  G01R31/31935 ,  H03M1/1052 ,  H03M1/12 ,  H03M1/66

Abstract: Automatic test equipment (ATE) includes circuitry configured to pass a signal in a channel of the ATE, and memory configured to store a first look-up table (LUT) and a second LUT. The first LUT is configured to provide a first correction value based on a first version of the signal, where the first correction value are for use in correcting static non-linearity associated with the channel. The second LUT is configured to provide a second correction value based on a second version of the signal, where the second correction value are for use in correcting dynamic non-linearity associated with the channel. Digital signal processing logic is configured to use the first correction value, the second correction value, and the signal in order to compensate for harmonic distortion from the channel.

Abstract translation: 自动测试设备（ATE）包括被配置为传递ATE的信道中的信号的电路以及被配置为存储第一查找表（LUT）和第二LUT的存储器。 第一LUT被配置为基于信号的第一版本提供第一校正值，其中第一校正值用于校正与信道相关联的静态非线性。 第二LUT被配置为基于信号的第二版本提供第二校正值，其中第二校正值用于校正与信道相关联的动态非线性。 数字信号处理逻辑被配置为使用第一校正值，第二校正值和信号以补偿来自信道的谐波失真。

公开(公告)号：WO2008083269A1

公开(公告)日：2008-07-10

申请号：PCT/US2007/089031

申请日：2007-12-28

Applicant: TERADYNE, INC. ,  O'BRIEN, David

Inventor： O'BRIEN, David

IPC: G01D5/244 ,  G01R31/28 ,  H03M1/10 ,  H03M1/06

CPC classification number: G01R31/2834 ,  G01R31/31935 ,  H03M1/1052 ,  H03M1/12 ,  H03M1/66

Abstract: Automatic test equipment (ATE) includes circuitry configured to pass a signal in a channel of the ATE, and memory configured to store a first look-up table (LUT) and a second LUT. The first LUT is configured to provide a first correction value based on a first version of the signal, where the first correction value are for use in correcting static non-linearity associated with the channel. The second LUT is configured to provide a second correction value based on a second version of the signal, where the second correction value are for use in correcting dynamic non-linearity associated with the channel. Digital signal processing logic is configured to use the first correction value, the second correction value, and the signal in order to compensate for harmonic distortion from the channel.

Abstract translation: 自动测试设备（ATE）包括被配置为传递ATE的信道中的信号的电路，以及被配置为存储第一查找表（LUT）和第二LUT的存储器。 第一LUT被配置为基于信号的第一版本提供第一校正值，其中第一校正值用于校正与频道相关联的静态非线性。 第二LUT被配置为基于信号的第二版本提供第二校正值，其中第二校正值用于校正与通道相关联的动态非线性。 数字信号处理逻辑被配置为使用第一校正值，第二校正值和信号，以便补偿来自通道的谐波失真。

公开(公告)号：WO2012096776A1

公开(公告)日：2012-07-19

申请号：PCT/US2011/066768

申请日：2011-12-22

Applicant: MASSACHUSETTS INSTITUTE OF TECHNOLOGY ,  GOODMAN, Joel, I. ,  MILLER, Benjamin, A. ,  HERMAN, Matthew, A. ,  VIAN, James, Edwin

Inventor： GOODMAN, Joel, I. ,  MILLER, Benjamin, A. ,  HERMAN, Matthew, A. ,  VIAN, James, Edwin

IPC: H03M1/06 ,  H03M1/10

CPC classification number: H03M1/0626 ,  H03M1/0614 ,  H03M1/1052 ,  H03M1/662

Abstract: Polyphase nonlinear digital predistorters (pNDPs) mitigate nonlinear distortions generated by time-interleaved digital-to-analog converters (TIDACs). Processors in an example pNDP compute nonlinear and linear compensation terms representative of channel mismatches and other imperfections in the TIDAC based on the digital input to the TIDAC. The pNDP subtracts these compensation terms from a delayed copy of the digital input to yield a predistorted digital input. The TIDAC converts on the predistorted digital input into a fullband analog output that is substantially free of nonlinear distortion.

Abstract translation: 多相非线性数字预失真器（pNDP）减轻了由时间交错的数模转换器（TIDAC）产生的非线性失真。 示例中的处理器pNDP基于对TIDAC的数字输入来计算表示TIDAC中的信道不匹配和其他缺陷的非线性和线性补偿项。 pNDP从数字输入的延迟拷贝中减去这些补偿项，以产生预失真的数字输入。 TIDAC将预失真的数字输入转换为完全没有非线性失真的全频模拟输出。

公开(公告)号：WO2011119315A1

公开(公告)日：2011-09-29

申请号：PCT/US2011/027339

申请日：2011-03-07

Applicant: RAYTHEON COMPANY ,  KAPER, Valery ,  BETTENCOURT, John, P.

Inventor： KAPER, Valery ,  BETTENCOURT, John, P.

IPC: H03M1/10

CPC classification number: H03M1/1052 ,  H03M1/66

Abstract: A system having: a digital pre-distortion circuit fed by a digital signal for distorting the digital signal; a digital to analog converter (DAC) core section coupled to an output of the calibration circuit for converting the distorted digital signal into a corresponding analog signal, the DAC core section performing the conversion in accordance with a control signal fed to the DAC core section; a power amplifier (PA) section coupled to an output of the DAC core section for amplifying power in the analog signal; and a calibration circuit coupled to the output of the power amplifier for producing, in response to the power in the power amplified analog signal, the control signal for the DAC core section.

Abstract translation: 一种具有：数字预失真电路的数字预失真电路，由数字信号馈送以扭曲数字信号; 耦合到所述校准电路的输出的数模转换器（DAC）核心部分，用于将失真的数字信号转换成对应的模拟信号，所述DAC核部分根据馈送到所述DAC核心部分的控制信号执行转换; 功率放大器（PA）部分，耦合到DAC核心部分的输出端，用于放大模拟信号的功率; 以及耦合到所述功率放大器的输出的校准电路，用于响应于功率放大模拟信号中的功率而产生用于DAC核心部分的控制信号。

公开(公告)号：WO2005055430A1

公开(公告)日：2005-06-16

申请号：PCT/EP2004/053172

申请日：2004-11-30

Applicant: THALES ,  GREMILLET, Patrick

Inventor： GREMILLET, Patrick

IPC: H03M1/10

CPC classification number: H03M1/1052 ,  H03M1/1085 ,  H03M1/1215

Abstract: L'invention concerne un procédé de génération d'un signal numérique représentatif de l'erreur d'appariement entre les canaux d'un système de conversion analogique numérique à entrelacement temporel, un procédé de suppression des erreurs ainsi calculées et un système de conversion analogique numérique à entrelacement temporel l'utilisant. La présente invention propose une solution numérique moins complexe car ne nécessitant pas l'extraction des défauts du signal à la sortie du convertisseur. Elle permet de corriger les erreurs d'appariement par la création directe de signaux numériques représentatifs de ces erreurs, et leur soustraction du signal numérisé en sortie du système de conversion. Un objet de l'invention est un procédé de génération d'un signal numérique représentatif de l'erreur d'appariement entre les canaux d'un système de conversion analogique numérique à entrelacement temporel (CAN 10) comportant un convertisseur analogique numérique (CAN 1 , CAN 2 ,.... CAN N ) sur chaque canal. Ledit procédé comporte la détermination du spectre (11-12) dudit signal numérique en fonction de la réponse fréquentielle du système de conversion analogique numérique à entrelacement temporel (CAN 10) à au moins un signal de calibration analogique (IC).

Abstract translation: 本发明涉及一种产生数字信号的方法，该数字信号代表具有时间交织的模数转换系统的信道之间的匹配误差，消除如此计算的误差的方法和模数转换系统 与时间交错使用相同。 更具体地说，本发明涉及一种不太复杂的数字解决方案，因为它不需要在转换器的输出端提取信号故障。 本发明可用于通过直接创建代表所述错误的数字信号和从转换系统的输出数字化信号中减去它们来校正匹配误差。 具体地，本发明涉及一种产生代表具有时间交织（CAN 10）的模数转换系统的信道之间的匹配误差的数字信号的方法，包括模数转换器（ CAN1，CAN2，...，CANN）。 本发明的方法在于根据具有时间交织（CAN 10）的模数转换系统至少一个模拟校准信号（IC）的频率响应来确定所述数字信号的频谱（11-12） 。

公开(公告)号：WO01010030A3

公开(公告)日：2001-08-30

申请号：PCT/DE2000/002565

申请日：2000-08-02

IPC: H03M1/06 ,  H03M1/10 ,  H03M1/46 ,  H03M1/80

CPC classification number: H03M1/1052 ,  H03M1/0619 ,  H03M1/1023 ,  H03M1/468 ,  H03M1/804

Abstract: An analogue-digital or digital-analogue converter is provided with an internal reference voltage selection device (7). Several reference voltages (VREF0...VREFi) are applied to said selection device which selects one of said reference voltages according to a selection signal (VREF_SEL) and transmits said reference voltage to a conversion device (1, 3) of the converter. A correction network (2) can be provided to correct offset and linearity errors regardless of the use of several reference voltages that can be freely selected.

Abstract translation: 模拟/数字或数字/模拟转换器有一个内部基准电压选择装置（7），其被施加到多个参考电压（VREF0 ... VREFI）和依赖于选择信号（VREF-SEL）这些参考电压选择的一个 和转印装置（1,3）将所述转换器。 此外，校正网络（2）可被提供给校正，而不管使用多个可自由选择的参考电压中的两个偏移和线性误差。

公开(公告)号：WO0110030A2

公开(公告)日：2001-02-08

申请号：PCT/DE0002565

申请日：2000-08-02

Applicant: INFINEON TECHNOLOGIES AG ,  SEMMLER JOSEPH ,  LEHMACHER FRANK

Inventor： SEMMLER JOSEPH ,  LEHMACHER FRANK

IPC: H03M1/06 ,  H03M1/10 ,  H03M1/46 ,  H03M1/80 ,  H03M1/00

CPC classification number: H03M1/1052 ,  H03M1/0619 ,  H03M1/1023 ,  H03M1/468 ,  H03M1/804

Abstract: An analogue-digital or digital-analogue converter is provided with an internal reference voltage selection device (7). Several reference voltages (VREF0...VREFi) are applied to said selection device which selects one of said reference voltages according to a selection signal (VREF_SEL) and transmits said reference voltage to a conversion device (1, 3) of the converter. A correction network (2) can be provided to correct offset and linearity errors regardless of the use of several reference voltages that can be freely selected.

Abstract translation: 模拟/数字或数字/模拟转换器有一个内部基准电压选择装置（7），其被施加到多个参考电压（VREF0 ... VREFI）和依赖于选择信号（VREF-SEL）这些参考电压选择的一个 并应用于转换器的转换装置（1,3）。 另外，无论使用多个可自由选择的参考电压，校正网络（2）都可以被提供以校正偏移和线性误差。