公开(公告)号：WO2022200749A2

公开(公告)日：2022-09-29

申请号：PCT/FR2022/050572

申请日：2022-03-28

Applicant: SAFRAN ELECTRONICS & DEFENSE

Inventor： RIOU, Jean-Christophe ,  PONS, Corinne ,  JAUSSENT, Alain

IPC: H01L21/60 ,  H01L21/603 ,  H01L21/98 ,  H01L25/065 ,  H01L23/538 ,  H01L21/67 ,  H01L2224/27848 ,  H01L2224/29012 ,  H01L2224/29294 ,  H01L2224/29339 ,  H01L2224/29347 ,  H01L2224/32227 ,  H01L2224/75251 ,  H01L2224/753 ,  H01L2224/75315 ,  H01L2224/759 ,  H01L2224/83055 ,  H01L2224/83101 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83204 ,  H01L2224/83208 ,  H01L2224/8384 ,  H01L2224/83907 ,  H01L23/5385 ,  H01L24/27 ,  H01L24/29 ,  H01L24/32 ,  H01L24/75 ,  H01L24/83 ,  H01L25/0655 ,  H01L25/50 ,  H01L2924/00015 ,  H01L2924/19105

Abstract: Un procédé pour assembler un composant électronique (28) à un substrat (30) comprend les étapes successives suivantes : on dépose un matériau de frittage (26) sur l'un parmi un composant électronique (28) et un substrat (30); on chauffe le matériau de frittage (26) de façon à placer une température du matériau de frittage (26) dans un pic exothermique préalable (8) qui précède un pic exothermique de frittage (10) sans que la température du matériau de frittage (26) atteigne un maximum du pic exothermique préalable (8); on fixe au matériau de frittage (26) l'autre parmi le composant électronique (28) et le substrat (30) de sorte que le matériau de frittage (26) est interposé entre le composant électronique (28) et le substrat (30); et on presse le matériau de frittage (26) à chaud de façon à réaliser un fluage du matériau de frittage (26). Une étape de frittage du matériau de frittage (26) peut ensuite être effectuée. Le pic exothermique préalable (8) est le marqueur de l'activation des paillettes du matériau de frittage (26) pour un fluage ou un frittage ultérieur. L'étape de dépôt peut avoir lieu en disposant le matériau de frittage (26) en boustrophédon. L'étape de dépôt peut avoir lieu en formant avec le matériau de frittage (26) des boudins (32) en contact mutuel. L'étape de dépôt peut avoir lieu en déposant le matériau de frittage (26) sur le substrat (30) de sorte que, à l'issue du procédé, le matériau de frittage (26) dépasse des bords du composant électronique (28). Alternativement, l'étape de dépôt peut avoir lieu en déposant le matériau de frittage (26) sur le composant électronique (28) en retrait de bords du composant électronique (28). Le procédé peut comprendre une étape préliminaire de chauffage d'un échantillon de test du matériau de frittage (26) en l'exposant à une température croissante, dans laquelle, durant le chauffage, on mesure une température du matériau de frittage (26) et on détecte une première valeur de température de chauffage correspondant à un début du pic exothermique préalable (8) qui précède le pic exothermique de frittage (10) et une deuxième valeur de température de chauffage correspondant au maximum du pic exothermique préalable (8). Le substrat (30) peut être un premier substrat, deux composants électroniques (28) de dimensions différentes l'un de l'autre (par exemple, différant par leur hauteur) étant interposés entre le premier substrat (30) et un deuxième substrat (30), des couches de matériau de frittage (26) étant interposées entre chaque composant électronique (28) et le premier et deuxième substrat (30), auquel cas : on dispose les deux couches inférieures de matériau de frittage (26) sur le substrat inférieur (30) puis on effectue l'étape de séchage de ce matériau de frittage (26); ensuite on installe les deux composants électroniques (28) et on applique par-dessus les deux autres couches de matériau de frittage (26); on procède ensuite à une nouvelle étape de séchage; on applique ensuite le substrat supérieur (30), on presse les composants électroniques (28) entre les deux substrats (30) et on effectue ensuite le fluage simultané de toutes les couches de matériau (26); et on procède au frittage du matériau de frittage (26). Durant le pressage, on peut mesurer une pression d'un organe (24) en appui sur le matériau de frittage (26) et déterminer si la pression varie sur une amplitude prédéterminée pendant une durée prédéterminée et/ou on peut mesurer une position de l'organe (24) en appui sur le matériau de frittage (26) et déterminer si la position varie sur une amplitude prédéterminée pendant une durée prédéterminée.

公开(公告)号：WO2022096226A2

公开(公告)日：2022-05-12

申请号：PCT/EP2021/077984

申请日：2021-10-11

Applicant: SIEMENS AKTIENGESELLSCHAFT

Inventor： KNEISSL, Philipp ,  PFEFFERLEIN, Stefan ,  KÜRTEN, Bernd ,  WERNER, Ronny

IPC: H01L23/373 ,  H01L23/488 ,  H01L21/60 ,  H01L23/498 ,  H01L2224/04026 ,  H01L2224/04042 ,  H01L2224/0603 ,  H01L2224/06181 ,  H01L2224/08225 ,  H01L2224/29007 ,  H01L2224/29013 ,  H01L2224/291 ,  H01L2224/30051 ,  H01L2224/30155 ,  H01L2224/30177 ,  H01L2224/32013 ,  H01L2224/32058 ,  H01L2224/32227 ,  H01L2224/32237 ,  H01L2224/33051 ,  H01L2224/33155 ,  H01L2224/33177 ,  H01L2224/73201 ,  H01L2224/73265 ,  H01L2224/80903 ,  H01L2224/83101 ,  H01L2224/8321 ,  H01L2224/83385 ,  H01L2224/83801 ,  H01L2224/8384 ,  H01L2224/9211 ,  H01L2224/92247 ,  H01L23/13 ,  H01L23/3735 ,  H01L24/05 ,  H01L24/06 ,  H01L24/08 ,  H01L24/29 ,  H01L24/30 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L2924/1203 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1431

Abstract: Die Erfindung betrifft ein Halbleitermodul (2) mit zumindest einem Halbleiterelement (4) (beispielsweise einem Leistungshalbleiterelement für den Einsatz in einem Stromrichter), wobei das Halbleiterelement (4) ein Kontaktierungselement (18) aufweist, wobei das Kontaktierungselement (18) des Halbleiterelements (4) über eine Verbindungsschicht (20) stoffschlüssig mit einer metallischen Oberfläche (14) (die beispielsweise Teil eines Substrats (6) ist, das eine dielektrische Materiallage (8) sowie zumindest eine Metallisierung (10) mit der metallischen Oberfläche (14) umfasst) verbunden ist. Die stoffschlüssige Verbindung wird beispielsweise durch Löten oder Sintern hergestellt. Um das Halbleitermodul (2), im Vergleich zum Stand der Technik, einfacher und zuverlässiger zu fertigen, wird vorgeschlagen, dass die metallische Oberfläche (14) eine Kavität (22) aufweist, in welcher die Verbindungsschicht (20) angeordnet ist, wobei das Kontaktierungselement (18) die Kavität (22) zumindest teilweise überlappt. Damit wird Verkippen des Halbleiterelements (4) während der Herstellung der stoffschlüssigen Verbindung verhindert und insbesondere eine Weiterverarbeitung durch Bonden, beispielsweise Drahtbonden, einfacher und zuverlässiger erfolgen kann. Die Kavität (22) weist zumindest eine Aussparung (32) auf, über welche die Kavität (22) während der Herstellung der stoffschlüssigen Verbindung, beispielsweise während eines Lötvorgangs, entlüftet wird bzw. welche einen Gasaustausch mit der umgebenden Atmosphäre ermöglicht. Exemplarisch können Aussparungen (32) im Bereich der Ecken einer rechteckigen Grundfläche (22a) der Kavität (22) angeordnet sein. Alternativ kann eine Seitenwand (22b) der Kavität (22) teilweise über das Kontaktierungselement (18) hinausstehen, wodurch an den Kanten des Kontaktierungselements (18) jeweils Aussparungen (32) ausgebildet werden, welche den Gasaustausch mit der umgebenden Atmosphäre, beispielsweise während eines Lötvorgangs, ermöglichen. Das Kontaktierungselement (18) kann die Kavität (22) zumindest an zwei gegenüberliegenden Seiten (24, 26) und/oder vollständig überlappen. Das Kontaktierungselement (18) kann unmittelbar auf der metallischen Oberfläche (14) aufliegen oder alternativ kann sich die Verbindungsschicht (20) vollständig über das Kontaktierungselement (18) erstrecken. Eine Seitenwand (22b) der Kavität (22) kann eine zumindest teilweise umlaufende Fase (28) aufweisen, d.h. eine zumindest teilweise Abschrägung der Seitenwand (22b) der Kavität (22), die ermöglicht, dass beispielsweise ein Lot leichter der Seitenwand (22b) der Kavität (22) hochsteigt und die das Benetzen der Seitenwand (22b) mit der Verbindungsschicht (20) erleichtert. Die Kavität (22) kann ein Auflageelement (36) umfassen, das beispielsweise inselartig und im Wesentlichen mittig in der Kavität (22) angeordnet ist, wobei durch eine direkte Kontaktierung des Kontaktierungselements (18) mit dem, insbesondere aus Kupfer hergestellten, Auflageelement (36) eine verbesserte thermische Anbindung, insbesondere in einem Hauptwärmepfad, erreicht wird.

公开(公告)号：WO2021239538A2

公开(公告)日：2021-12-02

申请号：PCT/EP2021/063280

申请日：2021-05-19

Applicant: SIEMENS AKTIENGESELLSCHAFT

Inventor： MÜLLER, Bernd ,  NACHTIGALL-SCHELLENBERG, Christian ,  STROGIES, Jörg ,  WILKE, Klaus

IPC: H01L21/56 ,  H01L21/603 ,  H01L23/58 ,  H01L23/29 ,  H01L21/563 ,  H01L2224/16227 ,  H01L2224/29011 ,  H01L2224/29291 ,  H01L2224/29386 ,  H01L2224/32013 ,  H01L2224/32058 ,  H01L2224/32105 ,  H01L2224/32106 ,  H01L2224/32225 ,  H01L2224/3301 ,  H01L2224/73104 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/8184 ,  H01L2224/83101 ,  H01L2224/83102 ,  H01L2224/83192 ,  H01L2224/83203 ,  H01L2224/8392 ,  H01L2224/83986 ,  H01L2224/9211 ,  H01L2224/92125 ,  H01L23/295 ,  H01L23/585 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/33 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92

Abstract: Um das Fügen und das Isolieren von leistungselektronischen Halbleiterbauteilen einfacher und effizienter zu gestalten, werden ein Verfahren zum Fügen und Isolieren eines leistungselektronischen Halbleiterbauteils (30) auf ein Substrat (10), das ein organischer und/oder keramischer Verdrahtungsträger ist, und ein gefügter Verbund aus einem leistungselektronischen Halbleiterbauteil (30) und einem Substrat (10), das ein organischer und/oder keramischer Verdrahtungsträger ist, vorgeschlagen, wobei das Verfahren folgende Schritte umfasst: Bereitstellen des Substrats (10) mit einer Metallisierung (12), das einen Einbauplatz mit Fügematerial (14, 15) aufweist; Anordnen einer elektrisch isolierenden Folie (20) und des Halbleiterbauteils (30) auf dem Substrat (10), sodass die dem Substrat (10) zugewandten Kontaktflächen (34, 35) des Halbleiterbauteils (30) von der Folie (20) ausgespart sind und von den Kontaktflächen (34, 35) freiliegende Bereiche des Halbleiterbauteils (30) zumindest teilweise durch die Folie (20) vom Substrat (10) und von den Kontaktflächen (34, 35) isoliert werden; und Fügen des Halbleiterbauteils (30) an das Substrat (10) und zumindest teilweises elektrisches Isolieren des Halbleiterbauteils (30) durch die Folie (20) in einem Arbeitsschritt. Das Verfahren kann weiterhin einen Schritt von Schließen eines verbleibenden Spalts (40) zwischen Metallisierung (12), Folie (20) und Halbleiterbauteil (30) durch ein Underfill-Material (25) umfassen. Zum Fügen des Halbleiterbauteils (30) kann ein Druck auf das Halbleiterbauteil (30) ausgeübt werden, sodass die Folie (20) dem Druck während des Fügens zumindest teilweise ausgesetzt ist. Die Folie (20) kann einen Guard-Ring-Bereich (36) des Halbleiterbauteils (30) isolieren. Die Folie (20) kann so dimensioniert sein, dass sie nach dem Fügen aus einem Spalt zwischen Metallisierung (12) des Substrats (10) und dem Halbleiterbauteil (30) herausragt. Alternativ kann die Folie (20) vollständig vom Halbleiterbauteil (30) abgedeckt sein, wobei der Guard-Ring-Bereich (36) über die Folie (20) oder über ein Underfill (25) isoliert ist. Die Folie (20) kann ein Elastomer, insbesondere ein Silikon-Elastomer, aufweisen oder daraus bestehen. Die Folie (20) kann einen Füllstoff, insbesondere einen keramischen Füllstoff, aufweisen, womit neben den Isolationseigenschaften der Folie (20) so auch weitere Eigenschaften wie Wärmeleitung und Ausdehnungskoeffizient angepasst werden können. Die Folie (20) kann eine Faserfüllung, insbesondere eine Glasfaserfüllung aufweisen. Die Folie (20) kann eine Haftschicht aufweisen.