-
公开(公告)号：CN120018514A
公开(公告)日：2025-05-16
申请号：CN202411928568.X
申请日：2024-12-25
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 中国科学院微电子研究所
Abstract: 本公开提供了一种实现可重构存内逻辑运算的存储单元及其控制方法。该存储单元包括：第一磁隧道结、第二磁隧道结和第三磁隧道结；第一磁隧道结包括：由下至上依次堆叠的第一自由层、第一隧穿层、第一参考层以及第一钉扎层；第二磁隧道结包括：由下至上依次堆叠的第二钉扎层、第二参考层、第二隧穿层以及第二自由层；第三磁隧道结包括：由下至上依次堆叠的第三参考层、第三隧穿层以及第三自由层。本公开设计了一种新的存储单元结构，通过堆叠的设计将现有技术中三个分立的磁隧道结设置在一个器件面积内，并且无需进行额外的晶体管设计，通过输入电压的调节来实现可重构的存内运算逻辑，有效减少了存内计算电路的面积开销，同时实现了功耗的降低。
-
公开(公告)号：CN115083501B
公开(公告)日：2025-05-16
申请号：CN202110275054.9
申请日：2021-03-15
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G11C29/12
Abstract: 本申请公开了一种测试元件组及测试方法，通过将设计于存储器中的位线感测放大器的电路结构复制到测试元件组中，并将每一位线感测放大器中用于连接位线和参考位线的端子分别作为测试端的同时，将用于连接位线的端子合并起来连接到一电压输入线，将用于连接参考位线的端子合并起来连接到另一电压输入线，从而通过向两条电压输入线同时输入电源电压或接地电压，以选择性测量各个位线感测放大器在两种输入情况下的电流。由于位线感测放大器是影响存储器读写速度的主要电路，因此测量的电流分布可以反映存储器的局部差异数据，由这些局部差异数据可以对半导体存储器器件的读写速度进行评估。
-
公开(公告)号：CN119966379A
公开(公告)日：2025-05-09
申请号：CN202311493343.1
申请日：2023-11-09
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种巴伦移相电路，涉及电路设计技术领域，以解决传统巴伦移相结构带宽偏窄的问题。所述巴伦的输出端连接所述开关网络的输入端；所述开关网络的输出端连接所述输出匹配网络；所述第一初级线圈和所述第三初级线圈之间的微带线与所述输入匹配网络的输出端相连；所述第二次级线圈和所述第四次级线圈之间的微带线接地；所述第一初级线圈的输出端和所述第四次级线圈的输出端分别与所述开关网络的输入端相连；所述第一电容一端与所述第一初级线圈相连，所述第一电容另一端接地；所述第二电容一端与所述第四次级线圈相连，所述第二电容另一端接地。本发明用于实现移相电路的超宽带。
-
公开(公告)号：CN119961745A
公开(公告)日：2025-05-09
申请号：CN202311487942.2
申请日：2023-11-09
Applicant: 中国科学院微电子研究所
IPC: G06F18/241 , G06F18/2132 , G06N3/0442 , G06N3/045 , G06N3/0464 , G06N3/084 , A61B5/11 , A61B5/05 , A61B5/00 , G06F123/02
Abstract: 本发明涉及一种基于BLSTM‑CNN网络的人体活动CSI识别方法，属于智能感知领域，解决了现有机器学习模型计算量大和深度学习模型准确度不高的问题。包括：步骤S1、采集目标执行动作时的CSI原始数据H′，表征不同时刻不同子载波的幅度和相位信息；步骤S2、基于CSI原始数据H′，根据信号幅度计算公式，获取不同时刻不同子载波的幅度矩阵F；步骤S3、对幅度矩阵F进行预处理，根据预设条件，从矩阵幅度F中筛选出表征目标处于活动状态的幅度子矩阵FT；步骤S4、将幅度子矩阵FT输入训练好的分类模型进行特征提取，并基于提取的特征获取CSI原始数据表征的活动类别；分类模型采用BLSTM‑CNN网络。实现了步骤简化且准确度较高的人体活动CSI识别方法。
-
公开(公告)号：CN119960545A
公开(公告)日：2025-05-09
申请号：CN202411972372.0
申请日：2024-12-30
Applicant: 中国科学院微电子研究所
IPC: G05F1/56
Abstract: 本公开提供一种低压差线性稳压器电路及电子设备。该电路包括：误差放大器、超级源跟随器、功率管、反向偏置瞬态增强电路以及快速充放电电路；反向偏置瞬态增强电路用于在LDO环路的负载由轻载向重载变化时，向LDO环路提供摆率增强电流；快速充放电电路用于在LDO环路的输出电压跳变时，向功率管的栅极提供充电电流或放电通路。本公开利用反向偏置瞬态增强技术与快速充放电技术，通过反向偏置瞬态增强电路产生瞬态增强电流，增加电路整体摆率，从而缩短LDO输出电压恢复时间，通过快速充放电电路抑制输出电压跳变幅度，减小了LDO输出电压的跳变幅度，使LDO电路具有较好的瞬态响应特性。
-
Patent Agency Ranking
公开(公告)号：CN119956326A
公开(公告)日：2025-05-09
申请号：CN202311475359.X
申请日：2023-11-07
Applicant: 中国科学院微电子研究所
IPC: C23C16/455 , C23C16/52
Abstract: 本申请涉及沉积工艺技术领域，提出了一种入射粒子通量分布计算方法、装置、设备及介质，其中，方法包括：获取待沉积对象的结构信息；根据所述结构信息，确定入射粒子发射源的位置坐标和入射角的范围；将所述待沉积对象离散化成多个网格结构，并确定单个网格结构在一个反应周期内的入射粒子的通量分布函数；根据所述单个网格结构在一个反应周期内的入射粒子通量分布函数，确定所述待沉积对象的网格结构在一个反应周期内的总入射粒子通量分布函数。通过该技术方案，提高了入射粒子的通量计算的精度，从而便于后续计算相应位置的原子层沉积速率及衬底表面形貌的演化。
-
公开(公告)号：CN112906226B
公开(公告)日：2025-05-09
申请号：CN202110205653.3
申请日：2021-02-24
Applicant: 中国科学院微电子研究所
IPC: G06F30/20 , G01D21/02 , G06F119/08
Abstract: 本发明所提供的GaN‑HEMT器件大信号模型的建模方法，包括：对GaN‑HEMT器件进行高低温环境下的脉冲电流‑电压测试，获得不同温度下的电流‑电压数据；采用改进后的漏极电流公式搭建GaN‑HEMT器件的漏电模型，改进后的漏极电流公式包含与环境温度相关的参数；将不同温度下的电流‑电压数据与漏电模型进行拟合，确定漏电模型的参数。由于改进后的漏极电流公式包含与环境温度相关的参数，因此，可以建立与包含环境温度相关的参数的大信号模型，从而可以获得在高低温环境下准确预测GaN‑HEMT器件性能的大信号模型，进而提高了GaN‑HEMT器件仿真模型的准确性。
-
公开(公告)号：CN111597770B
公开(公告)日：2025-05-09
申请号：CN202010428020.4
申请日：2020-05-19
Applicant: 中国科学院微电子研究所
IPC: G06F30/398
Abstract: 一种查找数据最高有效比特位的电路装置，包括N级数据选择器，用于根据选择信号确定出数据位宽的低位部分是否向后续的电路中进行传输；N级或门，用于对每一部分数据位宽的高位部分进行位或运算。本发明还公开了一种查找数据最高有效比特位的方法，本发明应用在数据最高有效位检测时，电路结构简单，复杂度低，使用的逻辑门电路较少，能有效减小电路在芯片实现时占用的面积，降低生产成本；本发明可大幅度减小信号传输的延时，加快电路的时钟频率，提高系统的工作效率。
-
公开(公告)号：CN119921705A
公开(公告)日：2025-05-02
申请号：CN202411786861.7
申请日：2024-12-05
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种改进T型网络的无源开关移相器，涉及射频通信技术领域，用于解决现有技术中移相器插入损耗较大的问题。包括：控制电路、多个移相单元以及多个单刀双掷开关；所述单刀双掷开关由所述控制电路控制选择支路；多个移相单元包括自输入端向输出端具有先后级联顺序的第一移相单元、第二移相单元、第三移相单元、第四移相单元、第五移相单元以及第六移相单元；除第六移相单元以外的其他移相单元的两端分别各设有一个单刀双掷开关；通过切换多个移相单元的不同支路实现满足要求的相移；无源开关移相器采用多种不同的滤波器结构以适应各移相单元的移相度数。本发明降低了整体电路的插入损耗。
-
公开(公告)号：CN119920775A
公开(公告)日：2025-05-02
申请号：CN202411972376.9
申请日：2024-12-30
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L23/367 , H01L23/46 , H10B12/00 , H10B80/00
Abstract: 本发明涉及层叠半导体技术领域，尤其是涉及一种三维动态随机存取存储器封装结构。三维动态随机存取存储器封装结构包括衬底、3D DRAM器件和散热部件；所述3D DRAM器件设置在衬底上，所述散热部件设置在3D DRAM器件的上表面；所述衬底上设置有散热通道，所述散热部件的部分结构与散热通道的开口端接触。3D DRAM中，由于多层芯片堆叠，热量在垂直方向上累积，使得底部芯片的散热负担加重，本申请中通过在衬底上设置散热通道，底部芯片的热量可以通过散热通道传递至散热散热部件进行散热，由此，提高了芯片的散热效率。
-
-
-
-
-
-
-
-
-
Search Results
13514
records
(took 0.13 seconds)
