半导体装置
    1.
    发明授权

    公开(公告)号:CN112117276B

    公开(公告)日:2024-10-18

    申请号:CN202010512067.9

    申请日:2020-06-08

    Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻,并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻,并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

    半导体装置和制造该半导体装置的方法

    公开(公告)号:CN117998843A

    公开(公告)日:2024-05-07

    申请号:CN202311386644.4

    申请日:2023-10-24

    Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括:基底,包括由器件隔离层限定的多个有源区域;多条位线,在基底上沿第一水平方向延伸;多个绝缘栅栏,在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开;多个掩埋接触件,在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置,所述多个掩埋接触件分别连接到所述多个有源区域;以及多个绝缘层,所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。

    半导体存储器件及制造该半导体存储器件的方法

    公开(公告)号:CN112310080A

    公开(公告)日:2021-02-02

    申请号:CN202010434497.3

    申请日:2020-05-21

    Abstract: 一种制造半导体存储器件的方法包括:在衬底上形成在第一水平方向上延伸的位线结构以及覆盖每个位线结构的相反侧壁的绝缘间隔物结构;形成初始掩埋接触材料层和模制层以分别填充在一对绝缘间隔物结构之间的空间的下部和上部;将模制层和初始掩埋接触材料层图案化为在第一水平方向上彼此间隔开的模制图案和在第一水平方向上彼此间隔开的掩埋接触;在彼此分隔的模制图案之间以及在彼此分隔的掩埋接触之间形成绝缘围栏;去除模制图案以暴露掩埋接触;以及在暴露的掩埋接触上形成落着焊盘,每个落着焊盘连接到暴露的掩埋接触中的对应一个。

    包括掩埋接触部的半导体器件及其制造方法

    公开(公告)号:CN116133403A

    公开(公告)日:2023-05-16

    申请号:CN202210327981.5

    申请日:2022-03-28

    Abstract: 一种半导体器件,包括:有源图案;栅结构,连接到所述有源图案;位线结构,连接到所述有源图案;掩埋接触部,连接到所述有源图案;接触图案,覆盖所述掩埋接触部;着接焊盘,连接到所述接触图案;以及电容器结构,连接到所述着接焊盘,其中,所述掩埋接触部包括彼此间隔开的第一生长部分和第二生长部分,并且所述着接焊盘包括在所述第一生长部分和所述第二生长部分之间的插入部分。

    半导体存储器装置及其制造方法
    8.
    发明公开

    公开(公告)号:CN112713147A

    公开(公告)日:2021-04-27

    申请号:CN202010672660.X

    申请日:2020-07-14

    Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括:基底,包括单元阵列区域和边界区域;第一凹陷区域,在基底的位于单元阵列区域中的上部处;第一位线,延伸到边界区域上并且与第一凹陷区域交叉;位线接触件,在第一凹陷区域中并且接触第一位线;第二位线,与第一凹陷区域间隔开并且与第一位线相邻,第二位线与单元阵列区域和边界区域交叉;单元掩埋绝缘图案,在第一位线接触件的侧表面与第一凹陷区域的内壁之间;以及边界掩埋绝缘图案,覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。

    半导体装置
    10.
    发明公开

    公开(公告)号:CN112117276A

    公开(公告)日:2020-12-22

    申请号:CN202010512067.9

    申请日:2020-06-08

    Abstract: 提供了一种半导体装置。所述半导体装置包括位线结构、第一盖图案、第二盖图案、第一接触插塞结构、第二接触插塞结构和电容器。位线结构在单元区域和虚设区域上延伸。第一盖图案在单元区域上与位线结构相邻。第二盖图案在虚设区域上与位线结构相邻。第一接触插塞结构在单元区域上与位线结构和第一盖图案相邻,并且包括顺序地堆叠的下接触插塞和第一上接触插塞。第二接触插塞结构在虚设区域上与位线结构和第二盖图案相邻,并且包括顺序地堆叠的虚设下接触插塞和第二上接触插塞。电容器在单元区域上与第一接触插塞结构的上表面接触。

Patent Agency Ranking