-
公开(公告)号：CN113261079B
公开(公告)日：2024-07-23
申请号：CN201980087624.2
申请日：2019-12-23
Applicant: 三菱电机株式会社
IPC: H01L21/28 , H01L29/49 , H01L29/78 , H01L29/12 , H01L21/822 , H01L27/04 , H01L21/8234 , H01L27/088 , H01L29/41 , H01L29/423
Abstract: 目的在于提供能够高精度地降低半导体装置中的寄生电容的技术。半导体装置具备：基极区域；源极区域；第2沟槽，贯穿基极区域而到达漂移层；第2保护层，配设于第2沟槽的底部；源极电极，至少一部分配设于第2沟槽内，与第1保护层、基极区域及源极区域电连接；以及第2导电类型的源极侧连接层，形成第2沟槽的侧部的至少一部分，与基极区域和第2保护层连接。
-
公开(公告)号：CN107431091B
公开(公告)日：2020-05-19
申请号：CN201580078411.5
申请日：2015-11-19
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 本发明涉及碳化硅半导体装置及其制造方法。第1导电型的漂移层(2)包含碳化硅。第2导电型的主体区域(5)设置在漂移层(2)上。第1导电型的源极区域(3)设置在主体区域(5)上。源极电极(11)连接于源极区域(3)。栅极绝缘膜(9)设置在贯通主体区域(5)和源极区域(3)的沟槽(6)的侧面上和底面上。栅极电极(10)隔着栅极绝缘膜(9)设置在沟槽(6)内。第2导电型的沟槽底面保护层(15)在漂移层(2)内设置在沟槽(6)的底面的下方，电连接于源极电极(11)。沟槽底面保护层(15)具有：高浓度保护层(8)；和设置在高浓度保护层(8)的下方、杂质浓度比高浓度保护层(8)低的第1低浓度保护层(7)。
-
公开(公告)号：CN107683530A
公开(公告)日：2018-02-09
申请号：CN201680031243.9
申请日：2016-05-16
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/12
Abstract: 保护扩散区域(11)具有：第一保护扩散区域(11A)，配置于最接近终端区域(200)的位置；以及第二保护扩散区域(11B)，与第一保护扩散区域(11A)隔着第一间隔(SP1)配置。作为终端扩散区域(12)与第一保护扩散区域(11A)之间的距离的第二间隔(SP2)大于第一间隔(SP1)。第一导电类型的电流扩散层(30)具有：第一电流扩散层(31)，位于第一保护扩散区域(11A)与第二保护扩散区域(11B)之间且具有比漂移层(2)的杂质浓度高的杂质浓度；以及第二电流扩散层(32V)，位于第一保护扩散区域(11A)与终端扩散区域(12)之间。第二电流扩散层(32V)包括具有比电流扩散层(31)的杂质浓度低的杂质浓度的区域。
-
公开(公告)号：CN107078159A
公开(公告)日：2017-08-18
申请号：CN201580051622.X
申请日：2015-09-09
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/12 , H01L29/739
Abstract: 本发明的目的在于在具有外部沟槽的沟槽栅极型的半导体装置中提高外部沟槽开口端的角部处的绝缘膜的可靠性。本发明的半导体装置的特征在于，具备：栅极沟槽(6)，达至单元区域(30)内的n型的漂移层(3)的内部；外部沟槽(6a)，形成在单元区域的外侧；栅极电极(8)，隔着栅极绝缘膜(7)而形成在栅极沟槽(6)的内部；栅极布线(20)，隔着绝缘膜(22)而形成在外部沟槽(6a)的内部；以及栅极布线引出部(14)，以覆盖外部沟槽(6a)的单元区域侧的开口端的角部的方式隔着绝缘膜(22)而形成，电连接栅极电极(8)和栅极布线，在与角部相接的漂移层的表面层形成的第2杂质区域是p型，第2杂质区域是阱区域的一部分。
-
公开(公告)号：CN106796955A
公开(公告)日：2017-05-31
申请号：CN201580052617.0
申请日：2015-09-16
Applicant: 三菱电机株式会社
Abstract: 特征在于具备：第2导电类型的基极区域(3)，形成在第1导电类型的漂移层(2a)上；第1导电类型的源极区域(4)，位于基极区域(3)内；沟槽(5)，贯通基极区域(3)和源极区域(4)，在俯视时划分单元区域(14)；第2导电类型的保护扩散层(7)，配设于沟槽(5)的底部；栅极电极(8)，隔着栅极绝缘膜(6)埋入到沟槽(5)内；源极电极(10)，与源极区域(4)电连接；以及保护接触区域(15)，配设于3个以上的单元区域(14)的位置，连接保护扩散层(7)和源极电极(10)，保护接触区域(15)被配设成使以处于最近的距离的3个保护接触区域(15)的中心为顶点的三角形(18)成为锐角三角形。
-
Patent Agency Ranking
公开(公告)号：CN105593997A
公开(公告)日：2016-05-18
申请号：CN201480054456.4
申请日：2014-06-13
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L21/265 , H01L21/336 , H01L29/12
CPC classification number: H01L29/1608 , H01L29/0623 , H01L29/0878 , H01L29/1095 , H01L29/4236 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 提供一种能够缓和在沟槽下部形成的保护扩散层中的电场的碳化硅半导体装置。碳化硅半导体装置(100)具备：第一导电类型的漂移层(2a)；在半导体层(2)内的上部形成的第一导电类型的源极区域(4)；贯通源极区域(4)以及基极区域(3)而形成的活性沟槽(5a)；在活性沟槽(5a)的周围形成的终端沟槽(5b)；在活性沟槽(5a)的底面以及侧面形成的栅极绝缘膜(6)；隔着栅极绝缘膜(6)埋在活性沟槽(5a)内而形成的栅电极(7)；形成于活性沟槽(5a)的下部的、第二导电类型的杂质浓度为第一杂质浓度的第二导电类型的保护扩散层(13)；以及形成于终端沟槽(5b)的下部的、第二导电类型的杂质浓度为比第一杂质浓度低的第二杂质浓度的第二导电类型的终端扩散层(16)。
-
公开(公告)号：CN116195070A
公开(公告)日：2023-05-30
申请号：CN202080105419.7
申请日：2020-09-30
Applicant: 三菱电机株式会社
IPC: H01L29/47
Abstract: 本公开的碳化硅半导体装置的制造方法具备：形成栅极沟槽的工序；形成肖特基沟槽的工序；在栅极沟槽和肖特基沟槽形成氧化硅膜(51)的工序；在氧化硅膜的内侧形成多晶硅膜(61)的工序；对多晶硅膜(61)进行回蚀的工序；在栅极沟槽内的栅极电极(60)上形成层间绝缘膜(55)的工序；当在层间绝缘膜(55)开出孔之后利用湿式蚀刻法去除肖特基沟槽内的多晶硅膜(61)的工序；在源极区域(40)上形成欧姆电极(70)的工序；去除肖特基沟槽内的氧化硅膜(51)的工序；以及在所述肖特基沟槽内形成与漂移层(20)进行肖特基连接的源极电极(80)的工序。
-
公开(公告)号：CN114730802A
公开(公告)日：2022-07-08
申请号：CN201980102420.1
申请日：2019-11-28
Applicant: 三菱电机株式会社
IPC: H01L29/78
Abstract: 提供耐压高、且能够使导通电阻下降的碳化硅半导体装置。碳化硅半导体装置(100)具备：第一导电型的基板(1)；第一导电型的漂移层(2)，设置于基板(1)上，由碳化硅构成；第二导电型的体区域(3)，设置于漂移层(2)上；第一导电型的源极区域(5)，设置于体区域(3)上；源极电极(12)，连接于源极区域(5)；栅极绝缘膜(10)，设置于沟槽(6)的内表面；栅极电极(11)，隔着栅极绝缘膜(10)设置于漂移层(2)内；第二导电型的保护层(7)，设置于栅极绝缘膜(10)的下方；第二导电型的连接层(8)，与保护层(7)和体区域(3)相接；以及第二导电型的电场缓和层(9)，与连接层(8)的底面相接地设置于相比连接层(8)的下方，第二导电型的杂质浓度低于连接层(8)。
-
公开(公告)号：CN109075201B
公开(公告)日：2021-05-07
申请号：CN201780024258.7
申请日：2017-01-18
Applicant: 三菱电机株式会社
Abstract: 本发明在具有沟槽栅的半导体装置中，具备：第二导电类型的沟槽底部保护层，与设置于第一导电类型的半导体层的沟槽的底部相接；以及第一导电类型的耗尽化抑制层，设置于相邻的沟槽底部保护层之间，耗尽化抑制层包括直至相邻的沟槽底部保护层为止的水平方向的距离相等的中间点，耗尽化抑制层被形成为与沟槽及沟槽底部保护层均不接触的大小，其杂质浓度被设定得高于半导体层的杂质浓度。
-
公开(公告)号：CN109755321A
公开(公告)日：2019-05-14
申请号：CN201910050925.X
申请日：2014-02-04
Applicant: 三菱电机株式会社
IPC: H01L29/78 , H01L29/16 , H01L21/336
Abstract: 提供一种绝缘栅型碳化硅半导体装置及其制造方法。具备：在主面是设置了大于0°的偏离角的{0001}面4H型的碳化硅基板1上的第1导电类型的漂移层(2a)、在漂移层(2a)的表层侧的第2导电类型的第1基区(3)、第1导电类型的源极区域(4)、沟槽(5)、在沟槽侧壁处的栅极绝缘膜(6)、与沟槽(5)的底部相接地设置在漂移层(2a)内的第2导电类型的保护扩散层(13)、以及为了将保护扩散层(13)与第1基区(3)连接而与沟槽侧壁的多个面中的一面的至少一部分相接地设置了的第2导电类型的第2基区(14)，第2基区(14)相接的沟槽侧壁面是对与 方向平行的面朝向 方向附加大于0°的沟槽偏离角而得到的面。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.026 seconds)
