半导体装置
    2.
    发明授权

    公开(公告)号:CN111133586B

    公开(公告)日:2023-04-07

    申请号:CN201780094773.2

    申请日:2017-10-05

    Abstract: 超级结层(90)包括具有第1导电类型的第1柱(3)和具有第2导电类型的第2柱(4)。第1阱(5a)设置于第2柱(4)的各个上,到达第1柱(3),具有第2导电类型。第1杂质区域(6a)设置于第1阱(5a)的各个上,具有第1导电类型。第2阱(5b)设置于第1柱(3)的各个上,在与半导体层(1)垂直的活性区域的剖面中远离第2柱(4)地配置,具有第2导电类型。第2杂质区域(6b)设置于第2阱(5b)的各个上,具有第1导电类型。

    微晶半导体薄膜制造方法

    公开(公告)号:CN103250233B

    公开(公告)日:2016-01-20

    申请号:CN201180058658.2

    申请日:2011-07-12

    Abstract: 包括微晶半导体薄膜形成工序,在该微晶半导体薄膜形成工序中,对具备等离子体电极和基板的真空容器内一边连续地供给主成分中包含氢的气体,一边断续地供给至少包含硅或者锗的半导体材料气体,并且与供给所述半导体材料气体的期间和不供给所述半导体材料气体的期间同步地对所述等离子体电极供给不同的高频电力,在所述等离子体电极与所述基板之间的等离子体生成空间中生成等离子体,由此形成微晶半导体薄膜,在所述微晶半导体薄膜形成工序中,对所述半导体材料气体的供给进行接通/关断调制而周期性地供给所述半导体材料气体,将接通所述半导体材料气体的供给时的所述高频电力设为比关断所述半导体材料气体的供给时的所述高频电力小,使所述接通/关断调制的调制频率或者所述接通/关断调制的占空比随着时间的推移而变化。

    半导体装置及其制造方法

    公开(公告)号:CN116057712B

    公开(公告)日:2024-11-05

    申请号:CN202080102138.6

    申请日:2020-06-24

    Abstract: 本公开涉及使用超级结构造的半导体装置,具备:第1导电类型的半导体基体;柱体部,具有在所述半导体基体上以向所述半导体基体的厚度方向突出的方式设置的第1导电类型的多个第1柱体以及第2导电类型的多个第2柱体;第1导电类型或者第2导电类型的柱体周边部,设置于所述柱体部的周围;以及半导体元件,将所述柱体部设置为活性区域,所述多个第1以及第2柱体具有条纹状的俯视时形状,在与各自的长度方向正交的柱体宽度方向上以并列的方式交替排列。

    半导体装置
    5.
    发明授权

    公开(公告)号:CN107078159B

    公开(公告)日:2020-07-10

    申请号:CN201580051622.X

    申请日:2015-09-09

    Abstract: 本发明的目的在于在具有外部沟槽的沟槽栅极型的半导体装置中提高外部沟槽开口端的角部处的绝缘膜的可靠性。本发明的半导体装置的特征在于,具备:栅极沟槽(6),达至单元区域(30)内的n型的漂移层(3)的内部;外部沟槽(6a),形成在单元区域的外侧;栅极电极(8),隔着栅极绝缘膜(7)而形成在栅极沟槽(6)的内部;栅极布线(20),隔着绝缘膜(22)而形成在外部沟槽(6a)的内部;以及栅极布线引出部(14),以覆盖外部沟槽(6a)的单元区域侧的开口端的角部的方式隔着绝缘膜(22)而形成,电连接栅极电极(8)和栅极布线,在与角部相接的漂移层的表面层形成的第2杂质区域是p型,第2杂质区域是阱区域的一部分。

    半导体装置及其制造方法
    8.
    发明公开

    公开(公告)号:CN116057712A

    公开(公告)日:2023-05-02

    申请号:CN202080102138.6

    申请日:2020-06-24

    Abstract: 本公开涉及使用超级结构造的半导体装置,具备:第1导电类型的半导体基体;柱体部,具有在所述半导体基体上以向所述半导体基体的厚度方向突出的方式设置的第1导电类型的多个第1柱体以及第2导电类型的多个第2柱体;第1导电类型或者第2导电类型的柱体周边部,设置于所述柱体部的周围;以及半导体元件,将所述柱体部设置为活性区域,所述多个第1以及第2柱体具有条纹状的俯视时形状,在与各自的长度方向正交的柱体宽度方向上以并列的方式交替排列。

    半导体装置
    10.
    发明公开

    公开(公告)号:CN111133586A

    公开(公告)日:2020-05-08

    申请号:CN201780094773.2

    申请日:2017-10-05

    Abstract: 超级结层(90)包括具有第1导电类型的第1柱(3)和具有第2导电类型的第2柱(4)。第1阱(5a)设置于第2柱(4)的各个上,到达第1柱(3),具有第2导电类型。第1杂质区域(6a)设置于第1阱(5a)的各个上,具有第1导电类型。第2阱(5b)设置于第1柱(3)的各个上,在与半导体层(1)垂直的活性区域的剖面中远离第2柱(4)地配置,具有第2导电类型。第2杂质区域(6b)设置于第2阱(5b)的各个上,具有第1导电类型。

Patent Agency Ranking