公开(公告)号：CN114041207A

公开(公告)日：2022-02-11

申请号：CN201980098022.7

申请日：2019-07-04

Applicant: 三菱电机株式会社

Inventor： 佐藤祐司 ,  横山吉典 ,  吉田基 ,  藤田淳

IPC: H01L23/04

Abstract: 半导体装置(10)具备基底板(1)、衬底(2)、半导体元件(3)、壳体(4)和布线端子(5)。壳体(4)以覆盖衬底(2)及半导体元件(3)的方式配置于基底板(1)上。布线端子(5)与半导体元件(3)电连接。壳体(4)包括第1壳体部(41)和与第1壳体部(41)分开的第2壳体部(42)。布线端子(5)包括第1布线部(51)和第2布线部(52)。第1布线部(51)以从壳体(4)的内部向外部突出的方式配置并且与半导体元件电连接。第2布线部(52)相对于第1布线部(51)弯曲并且配置于壳体(4)的外部。第1壳体部(41)及第2壳体部(42)以夹住第1布线部(51)的方式配置。

公开(公告)号：CN107430999B

公开(公告)日：2020-12-22

申请号：CN201580078128.2

申请日：2015-11-27

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  冈部博明 ,  须贺原和之

IPC: H01L21/28 ,  H01L21/312 ,  H01L21/318 ,  H01L21/3205 ,  H01L21/329 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/06 ,  H01L29/47 ,  H01L29/872

Abstract: 一种半导体装置的制造方法，其特征在于，具备：在以宽带隙半导体为基体材料的半导体元件(18)之上通过镀敷法形成Cu布线电极(17)的工序；还原工序，在NH3气氛下还原Cu布线电极(17)；加热工序，与还原工序同时地对Cu布线电极(17)进行加热；在加热工序之后形成包覆Cu布线电极(17)的扩散防止膜(11)的工序；以及密封工序，用有机树脂膜(10)包覆扩散防止膜(11)。

公开(公告)号：CN109219868B

公开(公告)日：2022-12-06

申请号：CN201780034537.1

申请日：2017-05-15

Applicant: 三菱电机株式会社

Inventor： 佐藤祐司 ,  吉田基 ,  藤田淳

IPC: H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/522 ,  H01L29/78

Abstract: 半导体装置具备半导体基板(1)、绝缘膜(2)以及电极(3)。半导体基板(1)具有第一表面(1a)。绝缘膜(2)设置于半导体基板(1)的第一表面(1a)上，且在与第一表面(1a)相反的一侧具有第二表面(2a)。电极(3)连接于绝缘膜(2)的第二表面(2a)，且具有侧面(3a)、与所述绝缘膜(2)接触的第一面(3e)以及位于与第一面(3e)相反的一侧的第二面(3f)。电极(3)的第二面(3f)的外周形成于比第一面(3e)的外周靠内侧的位置。

公开(公告)号：CN111788694A

公开(公告)日：2020-10-16

申请号：CN201880089095.5

申请日：2018-03-08

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  藤田淳 ,  佐藤祐司

IPC: H01L29/78

Abstract: 目的在于提供能够抑制第1电极以及第2电极的腐蚀的技术。半导体元件(101)具备半导体基板(1)、Al电极(2)、选择性地配设于Al电极(2)上的聚酰亚胺部件(3)以及Ni电极4。聚酰亚胺部件(3)在聚酰亚胺部件(3)的顶视时的周缘部的至少一部分中的剖面视时的与Al电极(2)相接的下部具有朝向Al电极(2)的上表面的面方向的突出部(3a)。Ni电极(4)配设于Al电极(2)以及突出部(3a)上。

公开(公告)号：CN105934813B

公开(公告)日：2019-03-22

申请号：CN201580005967.1

申请日：2015-02-16

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  远藤加寿代 ,  藤田淳 ,  冈部博明 ,  须贺原和之

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/329 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/41 ,  H01L29/47 ,  H01L29/872

Abstract: 本发明的目的在于提供在高温动作中也抑制Cu布线的氧化的半导体装置。本发明的半导体装置具备：基板(1)，具有主面；Cu电极(8)，选择性地形成于基板(1)的主面一侧；氧化防止膜(14)，形成于Cu电极(8)的上表面的除其端部以外的区域；有机树脂膜(10)，形成于基板(1)的主面上，遮覆Cu电极(8)的侧面以及上表面的端部；以及扩散防止膜(11)，在有机树脂膜(10)与基板(1)的主面之间，与两者相接而形成，并在有机树脂膜(10)与Cu电极(8)的侧面以及上表面的端部之间，与两者相接而形成。

公开(公告)号：CN108350596A

公开(公告)日：2018-07-31

申请号：CN201580084388.0

申请日：2015-11-12

Applicant: 三菱电机株式会社

Inventor： 佐藤祐司 ,  藤田淳 ,  吉田基 ,  远藤加寿代

IPC: C25D7/12 ,  C25D5/02

Abstract: 本发明涉及Cu镀层的形成方法、带有Cu镀层的基板的制造方法及带有Cu镀层的基板。本发明的Cu镀层的形成方法包含：在基板的一表面以平均结晶粒径成为50nm以上且300nm以下的方式形成Cu种子层的第1工序；在氧气氛中在Cu种子层的表面形成氧化膜的第2工序；将氧化膜的一部分除去的第3工序；对Cu种子层给电、在Cu种子层的氧化膜的表面通过电解镀覆而形成Cu镀层的第4工序。

公开(公告)号：CN116195070B

公开(公告)日：2024-11-26

申请号：CN202080105419.7

申请日：2020-09-30

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  田中梨菜 ,  福井裕 ,  八田英之

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/872 ,  H01L29/47

Abstract: 本公开的碳化硅半导体装置的制造方法具备：形成栅极沟槽的工序；形成肖特基沟槽的工序；在栅极沟槽和肖特基沟槽形成氧化硅膜(51)的工序；在氧化硅膜的内侧形成多晶硅膜(61)的工序；对多晶硅膜(61)进行回蚀的工序；在栅极沟槽内的栅极电极(60)上形成层间绝缘膜(55)的工序；当在层间绝缘膜(55)开出孔之后利用湿式蚀刻法去除肖特基沟槽内的多晶硅膜(61)的工序；在源极区域(40)上形成欧姆电极(70)的工序；去除肖特基沟槽内的氧化硅膜(51)的工序；以及在所述肖特基沟槽内形成与漂移层(20)进行肖特基连接的源极电极(80)的工序。

公开(公告)号：CN110832628A

公开(公告)日：2020-02-21

申请号：CN201880043274.5

申请日：2018-04-12

Applicant: 三菱电机株式会社

Inventor： 佐藤祐司 ,  浦地刚史 ,  藤田淳 ,  吉田基

IPC: H01L21/60 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/48 ,  H01L23/522 ,  H01L29/78

Abstract: 得到抑制使用铜的电极与使用铜的引线的接合形成中的铜电极与引线的接合不良的产生的半导体装置。一种半导体装置，具备：半导体基板(1)；铜电极层(2)，形成于半导体基板(1)上；金属薄膜层(3)，形成于铜电极层(2)上，与外周部相比在内侧具有使铜电极层(2)露出的开口部(31)，所述金属薄膜层(3)防止铜电极层(2)的氧化；以及以铜为主要成分的布线构件(4)，具有覆盖开口部(31)的接合区域(20)，所述布线构件(4)接合于金属薄膜层(3)且在开口部(31)处接合于铜电极层(2)。

公开(公告)号：CN108886055A

公开(公告)日：2018-11-23

申请号：CN201780017010.8

申请日：2017-02-02

Applicant: 三菱电机株式会社

Inventor： 须贺原和之 ,  冈部博明 ,  吉田基

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/76 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L21/28 ,  H01L21/3205 ,  H01L21/76 ,  H01L21/768 ,  H01L23/522 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明涉及半导体装置，具备：半导体层，配置于半导体基板上；第1半导体区域，设置于半导体层的上层部；第2半导体区域，设置于第1半导体区域的上层部；栅极绝缘膜；栅电极；第1主电极，设置于覆盖栅电极的层间绝缘膜上，经由接触孔而与第2半导体区域电连接；以及第2主电极，配置于半导体基板的第2主面上，第1主电极具有：基底电极膜，经由接触孔而与第2半导体区域连接；以及铜膜，设置于基底电极膜上，铜膜在至少一部分中包括其晶体粒径比铜膜的其它部分小的应力缓和层。

公开(公告)号：CN107430999A

公开(公告)日：2017-12-01

申请号：CN201580078128.2

申请日：2015-11-27

Applicant: 三菱电机株式会社

Inventor： 吉田基 ,  冈部博明 ,  须贺原和之

IPC: H01L21/28 ,  H01L21/312 ,  H01L21/318 ,  H01L21/3205 ,  H01L21/329 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L29/06 ,  H01L29/47 ,  H01L29/872

Abstract: 一种半导体装置的制造方法，其特征在于，具备：在以宽带隙半导体为基体材料的半导体元件(18)之上通过镀敷法形成Cu布线电极(17)的工序；还原工序，在NH3气氛下还原Cu布线电极(17)；加热工序，与还原工序同时地对Cu布线电极(17)进行加热；在加热工序之后形成包覆Cu布线电极(17)的扩散防止膜(11)的工序；以及密封工序，用有机树脂膜(10)包覆扩散防止膜(11)。