半导体基板导电层表面的净化方法

    公开(公告)号:CN1890785A

    公开(公告)日:2007-01-03

    申请号:CN200480035836.X

    申请日:2004-12-03

    Abstract: 本发明提供一种可以充分地除去残渣有机物和自然氧化物,并且不对通孔的侧壁绝缘膜造成损伤,不对k值造成不良影响的半导体基板导电层表面的净化方法。将在半导体基板的导电层(1)的表面上形成绝缘膜(2、3)、并在绝缘膜(3)中形成将导电层(1)的一部分露出的通孔(4)的半导体装置搬入到反应容器内,在反应容器内产生含氢的等离子体、以将通孔(4)底部的导电层(1)上净化,利用灰化将残渣有机物(6)分解除去并将导电层(1)表面上的铜氧化膜(7)还原成铜。

    成膜装置和成膜方法
    3.
    发明公开

    公开(公告)号:CN102776491A

    公开(公告)日:2012-11-14

    申请号:CN201210147817.2

    申请日:2012-05-11

    Abstract: 本发明提供成膜装置和成膜方法。该成膜装置包括:真空容器,按顺序向其内部多次供给第一处理气体和第二处理气体;旋转台,其具有包括基板载置区域在内的一个表面,使基板载置区域在真空容器内旋转;第一处理气体供给部,向第一区域供给第一处理气体;第二处理气体供给部,向在上述旋转台的周向上隔着分离区域与第一区域分开的第二区域供给第二处理气体;等离子体产生气体供给部,向上述真空容器内供给等离子体产生用气体;天线,其与上述旋转台的上述一个表面相对,利用电感耦合使上述等离子体产生用气体在等离子体空间内产生等离子体;法拉第屏蔽件,其接地,设在上述天线与上述等离子体空间之间,具有在与上述天线正交的方向上排列的多个狭缝。

    成膜装置和成膜方法
    6.
    发明授权

    公开(公告)号:CN102383109B

    公开(公告)日:2015-03-18

    申请号:CN201110249999.X

    申请日:2011-08-26

    CPC classification number: C23C16/45548 C23C16/402 C23C16/45536

    Abstract: 本发明提供一种成膜装置和成膜方法。该成膜方法通过使旋转台旋转,多次进行由使用含Si气体和O3气体在晶圆(W)上形成反应生成物的成膜步骤、利用等离子体对上述反应生成物进行改性的改性步骤构成的成膜-改性处理,并且在薄膜的形成途中对等离子体的强度进行变更。具体而言,在反应生成物的层叠膜厚较薄时(开始成膜-改性处理的初期),使等离子体的强度较小,并且反应生成物的层叠膜厚越增加(成膜步骤的次数越增加),越使向晶圆(W)供给的等离子体的强度逐步增大。或者,在反应生成物的膜厚较薄时,使等离子体的强度增加,然后减弱。

    成膜装置和成膜方法
    8.
    发明公开

    公开(公告)号:CN102383109A

    公开(公告)日:2012-03-21

    申请号:CN201110249999.X

    申请日:2011-08-26

    CPC classification number: C23C16/45548 C23C16/402 C23C16/45536

    Abstract: 本发明提供一种成膜装置和成膜方法。该成膜方法通过使旋转台旋转,多次进行由使用含Si气体和O3气体在晶圆(W)上形成反应生成物的成膜步骤、利用等离子体对上述反应生成物进行改性的改性步骤构成的成膜-改性处理,并且在薄膜的形成途中对等离子体的强度进行变更。具体而言,在反应生成物的层叠膜厚较薄时(开始成膜-改性处理的初期),使等离子体的强度较小,并且反应生成物的层叠膜厚越增加(成膜步骤的次数越增加),越使向晶圆(W)供给的等离子体的强度逐步增大。或者,在反应生成物的膜厚较薄时,使等离子体的强度增加,然后减弱。

Patent Agency Ranking