等离子体处理装置
    1.
    发明授权

    公开(公告)号:CN102293065B

    公开(公告)日:2014-06-11

    申请号:CN201080005411.X

    申请日:2010-01-25

    CPC classification number: H01J37/32935

    Abstract: 一种等离子体处理装置,能够获得对确定在等离子体处理期间的异常放电的原因有用的数据。该等离子体处理装置在处理腔(3a)中持有基板(9)以使其经历等离子体处理。该等离子体处理装置被提供有:放电检测传感器(23),检测处理腔(3a)内部的异常放电;以及照相机(26),通过窗口部分(2a)拍摄处理腔(3a)内部的图像并输出运动图像数据。当检测到异常放电时,等离子体处理装置存储与提取目标时间段对应的运动图像数据作为历史数据,该提取目标时间段被设置为包括从异常放电的时间点往前一精确预定时间的在先时间点和异常放电的检测时间点,所述在先时间点例如是等离子体产生时间点或开始加载基板(9)的时间点。因此,可以获得对确定在等离子体处理期间的异常放电的原因有用的数据。

    电子元件安装设备和电子元件安装方法

    公开(公告)号:CN101083901A

    公开(公告)日:2007-12-05

    申请号:CN200710104228.5

    申请日:2004-02-09

    Inventor: 土师宏

    CPC classification number: H01L24/75 H01L24/81

    Abstract: 本发明涉及电子元件安装设备和电子元件安装方法。电子元件安装设备包括:用于保持电路板的保持单元;安装头;电子元件供给装置;安装头传输机构;临时定位操作处理部分,该临时定位操作处理部分通过控制安装头传输机构,将被多个安装喷嘴吸住/保持的电子元件顺序地定位到电子元件安装部分的上部空间;观察装置,用于获得临时定位电子元件的图像和电子元件安装部分的图像;临时定位位置信息储存部分;相对位置关系计算处理部分,用于计算每组中的电子元件和电子元件安装部分之间的相对位置关系;相对位置关系储存部分;对齐信息计算部分,计算安装头定位的对齐信息;和安装操作处理部分,基于对齐信息控制安装头传输机构,顺序地定位电子元件。

    分割半导体晶片的方法和半导体器件的制造方法

    公开(公告)号:CN101036224A

    公开(公告)日:2007-09-12

    申请号:CN200580033895.8

    申请日:2005-10-04

    CPC classification number: H01L21/78

    Abstract: 在包括由在半导体晶片上分别网格状排列的假想分割线以及作为半导体晶片外边界轮廓的圆周线划分的多个假想分割区域的半导体晶片中,放置掩模来使得与各个去除区域相对应的全部晶片表面露出,其中去除区域是由晶片的圆周线和假想分割线划分的近似三角形区域以及一些假想分割区域,然后在掩模放置侧表面执行等离子体蚀刻,由此半导体晶片沿分割线被分割成单独的半导体器件,同时晶片中对应于去除区域的部分被去除。

    栽培系统
    7.
    发明公开

    公开(公告)号:CN104105397A

    公开(公告)日:2014-10-15

    申请号:CN201280068399.6

    申请日:2012-12-07

    CPC classification number: A01G7/045 A01G7/00 A01G9/00 A01G9/26 Y02A40/274

    Abstract: 栽培系统(100)使容放用于栽培植物的栽培床的多个容器(200)在生长区域(301)和观察区域(302)之间移动,其具备:生长光照射单元(109),对被配置在生长区域(301)的容器(200)中栽培的植物照射生长光,该生长光是植物的生长用光;摄像单元(142),对被配置在观察区域(302)的容器(200)中栽培的植物进行拍摄;控制单元(105),在摄像单元(142)进行拍摄时,该控制单元(105)控制生长光照射单元(109),以停止生长光的照射。

    分割半导体晶片的方法和半导体器件的制造方法

    公开(公告)号:CN100589239C

    公开(公告)日:2010-02-10

    申请号:CN200580033895.8

    申请日:2005-10-04

    CPC classification number: H01L21/78

    Abstract: 在包括由在半导体晶片上分别网格状排列的假想分割线以及作为半导体晶片外边界轮廓的圆周线划分的多个假想分割区域的半导体晶片中,放置掩模来使得与各个去除区域相对应的全部晶片表面露出,其中去除区域是由晶片的圆周线和假想分割线划分的近似三角形区域以及一些假想分割区域,然后在掩模放置侧表面执行等离子体蚀刻,由此半导体晶片沿分割线被分割成单独的半导体器件,同时晶片中对应于去除区域的部分被去除。

Patent Agency Ranking