-
公开(公告)号：CN110661518B
公开(公告)日：2023-04-11
申请号：CN201811629442.7
申请日：2018-12-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K17/687 , H01L27/02
Abstract: 本发明的实施例公开了双传输门和用于双传输门的各种示例性集成电路布局。集成电路布局表示双高度集成电路布局，也称为双规则集成电路布局。这些双规则集成电路布局包括电子器件设计基板面的多行中的第一组行，和电子器件设计基板面的多行中的第二组行，以容纳半导体堆叠件的第一金属层。第一组行可以包括诸如第一PMOS晶体管和第一NMOS晶体管的第一对CMOS晶体管，并且第二组行可以包括诸如第二PMOS晶体管和第二NMOS晶体管的第二对CMOS晶体管。这些示例性集成电路布局公开了设置在半导体堆叠件的氧化物扩散(OD)层、多晶硅层、金属扩散(MD)层、第一金属层和/或第二金属层内的各种几何形状的各种配置和布置。
-
公开(公告)号：CN115527938A
公开(公告)日：2022-12-27
申请号：CN202210677472.5
申请日：2022-06-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体元件及其制造方法，半导体元件包括基底隔离层、第一源电极位于基底隔离层的第一侧的第一晶体管。桥柱延伸穿过基底隔离层，且金属电极将桥柱电连接至第一源电极。金属电极及第一源电极位于基底隔离层的同一侧。位于基底隔离层的相对侧的第二金属电极电连接至桥柱且电连接至位于基底隔离层的第二侧的导线。
-
公开(公告)号：CN111129000B
公开(公告)日：2022-11-29
申请号：CN201911052409.7
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/088 , G06F30/392
Abstract: 操作IC制造系统的方法包括：基于所述单元的时序关键路径，确定单元的n型有源区域还是单元的p型有源区域是第一有源区域，在单元的IC布局图中沿单元高度方向定位第一有源区域，第一有源区域具有在垂直于单元高度方向的方向上延伸的第一总数量的鳍。该方法还包括沿单元高度方向在单元中定位第二有源区域，第二有源区域是与第一有源区域的n型或p型相反的n型或p型，并且具有小于第一的总数量的鳍的第二总数量的鳍，并且在该方向上延伸，并且将所述单元的IC布局图存储在单元库中。本发明的实施例还涉及IC结构和IC布局图生成系统。
-
公开(公告)号：CN115394720A
公开(公告)日：2022-11-25
申请号：CN202210470840.9
申请日：2022-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 一种集成电路装置和制造集成电路的方法，集成电路装置包括第一类型主动区域半导体结构、第一栅极导体、与第一类型主动区域半导体结构堆叠的第二类型主动区域半导体结构、以及第二栅极导体。集成电路装置也包括高于两个主动区域半导体结构的前侧导电层、和低于两个主动区域半导体结构的背侧导电层。集成电路装置也包括在前侧导电层中的前侧电源轨和前侧信号线、以及包括在背侧导电层中的背侧电源轨和背侧信号线。集成电路装置也包括连接到前侧电源轨的第一源极导电段、和连接到背侧电源轨的第二源极导电段。集成电路装置还包括连接到前侧信号线或者背侧信号线的漏极导电段。
-
公开(公告)号：CN110880505B
公开(公告)日：2022-09-16
申请号：CN201910837850.X
申请日：2019-09-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/02
Abstract: 传输门结构包括第一有源区中的第一和第二PMOS晶体管和第二有源区中的第一和第二NMOS晶体管区域。第一PMOS晶体管和第二PMOS晶体管包括第一栅极结构和第二栅极结构，第一NMOS晶体管包括耦合到第二栅极结构的第三栅极结构，并且第二NMOS晶体管包括耦合到第一栅极结构的第四栅极结构。第一金属零段位于第一有源区上面，第二金属零段从第一金属零段偏移偏移距离，第三金属零段从第二金属零段偏移偏移距离，以及第四金属零段从第三金属零段偏移偏移距离并且位于第二有源区上面。本发明的实施例还涉及操作集成电路(IC)制造系统的方法和布局图生成系统。
-
Patent Agency Ranking
公开(公告)号：CN114784002A
公开(公告)日：2022-07-22
申请号：CN202110835298.8
申请日：2021-07-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体单元结构及形成集成电路的方法，半导体单元结构包括在第一类型主动区域内对准的第一类型晶体管、在第二类型主动区域内对准的第二类型晶体管、第一电源轨道及第二电源轨道。第一类型主动区域及该第二类型主动区域中的每一者处于在第一方向上延伸的第一对准边界及第二对准边界之间，第一方向垂直于第二方向。第一电源轨道的长边缘与第一类型主动区域的第一对准边界之间的沿着第二方向的第一距离与第二电源轨道的长边缘与第二类型主动区域的第一对准边界之间的沿着第二方向的第二距离相差预定距离。
-
公开(公告)号：CN106601732B
公开(公告)日：2022-07-12
申请号：CN201611191717.4
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种鳍式场效晶体管的元件格结构，包含多条在元件格中的多晶硅线以及多个在元件格中的鳍形氧化扩散区域。多晶硅线水平地配置且以节距X平均地间隔。鳍形氧化扩散区域垂直地配置且以节距Y平均地间隔。鳍形氧化扩散区域的节距Y定义出元件格的宽度。元件格结构还包含多个P型与N型金属氧化物半导体晶体管。这些P型与N型金属氧化物半导体晶体管具有形成在鳍形氧化扩散区域的源极节点以及漏极节点，以及连接至多晶硅线的栅极。这些P型与N型金属氧化物半导体晶体管相连在一起以形成元件格中的一或多个互补式金属氧化物半导体装置。
-
公开(公告)号：CN110660788B
公开(公告)日：2022-06-21
申请号：CN201910454755.1
申请日：2019-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 生成IC单元的布局图的方法包括通过以下步骤限定所述单元的边界的边界凹槽：所述边界的第一部分沿着第一方向延伸；所述边界的第二部分在垂直于所述第一方向的第二方向上远离所述第一部分延伸，所述第二部分与所述第一部分是连续的；以及所述边界的第三部分在所述第二方向上远离所述第一部分延伸，所述第三部分与所述第一部分是连续的。通过所述有源区在与所述第二方向相反的第三方向上远离所述第一部分延伸将有源区定位在所述单元中。所述布局图存储在非暂时性计算机可读介质中。本发明的实施例还提供了集成电路(IC)器件。
-
公开(公告)号：CN113889470A
公开(公告)日：2022-01-04
申请号：CN202110176765.0
申请日：2021-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了一种集成电路及其形成方法。该集成电路包括第一对电源轨、导电线组和第一组有源区，导电线组与第一对电源轨平行地被布置在第一层中。该集成电路还包括第一栅极，第一栅极在第二方向上被布置在第一对电源轨之间且穿过布局视图中的第一组有源区，其中，第一栅极被配置为由属于第一类型的第一晶体管和属于第二类型的第二晶体管共用；以及第二栅极和第三栅极，其中，第二栅极被配置为第三晶体管的控制端子，并且第三栅极被配置为第四晶体管的控制端子，第四晶体管的控制端子耦合至第三晶体管的控制端子。
-
公开(公告)号：CN113690216A
公开(公告)日：2021-11-23
申请号：CN202111005849.4
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528
Abstract: 集成电路结构包括栅极结构组、第一导电结构、第一组通孔和第二组通孔，以及第一组导电结构。该栅极结构组位于第一层级处。第一导电结构在第一方向上延伸，与该栅极结构组重叠并且位于第二层级处。第一组通孔位于栅极结构组和第一导电结构之间。第一组通孔将该栅极结构组连接至第一导电结构。第一组导电结构在第二方向上延伸，与第一导电结构重叠并且位于第三层级处。第二组通孔将第一组导电结构连接至第一导电结构，并且位于第一组导电结构和第一导电结构之间。
-
-
-
-
-
-
-
-
-
Search Results
168
records
(took 0.042 seconds)
