-
公开(公告)号：CN108228955B
公开(公告)日：2024-05-28
申请号：CN201710669947.5
申请日：2017-08-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F30/392 , H01L27/02
摘要： 一种半导体装置的布局系统，包括处理器和计算机可读取媒体。计算机可读取媒体连接至处理器。计算机可读取媒体配置以储存多个指令。处理器是配置以执行指令，以根据在由设计文件所指出的半导体装置中的单元(Cell)的至少一个参数，来决定指出通孔柱结构的布局图案，此通孔柱结构符合电迁移规则。通孔柱结构包含多个金属层和至少一个通孔，此至少一个通孔耦合至上述金属层。处理器更配置以执行指令，以将指出通孔柱结构的布局图案包含于设计文件中。处理器更配置以执行指令，以产生指出设计文件的数据，来制造前述的半导体装置。
-
公开(公告)号：CN111199130B
公开(公告)日：2023-09-19
申请号：CN201911063416.7
申请日：2019-10-31
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F30/392 , H01L27/02 , H01L23/528
摘要： (产生布局图的)方法包括生成表示半导体器件中的电路的至少一部分的单元，单元至少部分地根据M_2nd层级的第二轨道(M_2nd轨道)和第M_1st层级的第一轨道(M_1st轨道)布置。生成单元包括：基于布局图中为单元选择的位置来选择M_2nd轨道中的一个；生成表示电路的输出引脚的第一M_2nd引脚图案；基本沿着所选择的M_2nd轨道布置第一引脚图案的长轴；生成表示电路的相应输入引脚的第二至第五M_1st引脚图形；基本沿着相应的M_1st轨道中的一个布置第二至第五引脚图案的长轴。本发明的实施例还涉及半导体器件及其制造方法和系统。
-
公开(公告)号：CN115223939A
公开(公告)日：2022-10-21
申请号：CN202210705582.8
申请日：2022-06-21
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L27/092
摘要： 半导体器件的单元区包括沿第一方向延伸的第一隔离伪栅极和第二隔离伪栅极。半导体器件还包括沿第一方向延伸且位于第一隔离伪栅极与第二隔离伪栅极之间的第一栅极。该半导体器件包括沿第一方向延伸的第二栅极，第二栅极相对于垂直于第一方向的第二方向位于第一隔离伪栅极与第二隔离伪栅极之间。该半导体器件还包括第一有源区和第二有源区。第一有源区沿第二方向在第一隔离伪栅极与第二隔离伪栅极之间延伸。第一有源区在第二方向上具有第一长度，并且第二有源区在第二方向上具有不同于第一长度的第二长度。本发明的实施例还提供了半导体器件和形成半导体器件的方法。
-
公开(公告)号：CN111048505B
公开(公告)日：2022-09-09
申请号：CN201910931844.0
申请日：2019-09-29
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02 , G06F30/392
摘要： 一种半导体器件包括：第一、第二和第三有源区域；第一栅极结构，位于第一有源区域和第二有源区域的第一部分上方；第二栅极结构，位于第三有源区域和第二有源区域的第二部分上方；第一单元区域，包括第一栅极结构、第一有源区域和第二有源区域的第一部分；第二单元区域，包括第二栅极结构、第三有源区域和第二有源区域的第二部分；第一边界区域表示第一单元区域和第二单元区域的重叠，该重叠基本上与第二有源区域的近似中线对准；第二栅极结构与第一边界区域重叠；并且在第一栅极结构和第一边界区域之间存在第一间隙。本发明的实施例还涉及半导体器件的制造方法和系统。
-
公开(公告)号：CN109585371B
公开(公告)日：2020-12-29
申请号：CN201810735698.X
申请日：2018-07-06
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/82 , H01L27/02 , G06F30/392
摘要： 本发明的实施例提供了集成电路布局方法、结构和系统。一种生成IC的布局的方法包括识别IC布局的第一单元中的目标引脚，第一单元与第二单元相邻并且与第二单元共享边界，并且确定目标引脚是否能够延伸到第二单元中。基于确定目标引脚能够延伸到第二单元中，修改目标引脚以包括到第二单元中的延伸件，由此目标引脚跨过共享边界。通过计算机的处理器执行识别、确定和修改中的至少一个。
-
公开(公告)号：CN111128999A
公开(公告)日：2020-05-08
申请号：CN201911051119.0
申请日：2019-10-31
申请人： 台湾积体电路制造股份有限公司
摘要： 一种生成包括第一金属化层级(M_lst层级)的布局图的方法包括：在布局图中识别填充单元和基本上邻接填充单元的第一功能单元；第一功能单元包括第一和第二侧边界、M_lst层级中的第一布线图案，并且表示第一功能单元区域中的相应的第一导体；并且切割图案的第一组和第二组位于第一布线图案的相应部分上面，并且与相应的第一和第二侧边界基本对准；调整第二组的相应的一个或多个选择的切割图案的一个或多个位置，从而相应地延长一个或多个选择的第一布线图案，以便成为跨越第一功能单元的第二边界延伸到填充单元中的相应的第一延长布线图案。本发明的实施例还涉及半导体器件及其制造方法和系统。
-
公开(公告)号：CN110795905A
公开(公告)日：2020-02-14
申请号：CN201910635583.8
申请日：2019-07-15
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F30/392 , H01L27/02
摘要： 方法(生成布局图的方法)包括：生成包括第一和第二侧边界的单元(表示电路)，第一和第二侧边界基本平行并沿第一方向延伸，第一线图案是沿第二方向(基本垂直于第一方向)延伸的单元内线图案，并且表示电路内部的第一信号的导体，并且第二线图案沿第一方向延伸并表示电路的第二信号的导体；配置单元内线图案，使得其第一端基本位于第一侧边界内部的最小边界偏移处；并且配置第二线图案使得其部分具有第一端，该第一端在第一侧边界外部延伸基本大于最小边界偏移的突出长度。本申请的实施例还涉及生成布局图的方法和半导体器件。
-
公开(公告)号：CN110728106A
公开(公告)日：2020-01-24
申请号：CN201910578257.8
申请日：2019-06-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： G06F30/392
摘要： 产生布局图的方法包含：在布局图中，识别违反水平约束向量的三或多个单元的群组，且群组呈对齐于垂直方向而形成垂直边缘对(vertically-aligned edge-pairs,VEP)；每一个VEP包含二个表示为至少具部分群组的对应单元的垂直边缘部分的成员；相对于水平方向，每一个VEP的成员设于毗邻边缘并分离对应实际间距；及水平约束向量包含间隔临界值，每一间隔临界值包含对应VEP并表示为在水平方向上，对应VEP的成员之间对应的最小间距；及对于每一个具有至少一个但少于总数之间隔临界值者，选择性移动单元中的给定单元，其对应于对应VEP的成员中一者，以避免违反水平约束向量。
-
公开(公告)号：CN109585371A
公开(公告)日：2019-04-05
申请号：CN201810735698.X
申请日：2018-07-06
申请人： 台湾积体电路制造股份有限公司
摘要： 本发明的实施例提供了集成电路布局方法、结构和系统。一种生成IC的布局的方法包括识别IC布局的第一单元中的目标引脚，第一单元与第二单元相邻并且与第二单元共享边界，并且确定目标引脚是否能够延伸到第二单元中。基于确定目标引脚能够延伸到第二单元中，修改目标引脚以包括到第二单元中的延伸件，由此目标引脚跨过共享边界。通过计算机的处理器执行识别、确定和修改中的至少一个。
-
公开(公告)号：CN109817614B
公开(公告)日：2022-11-29
申请号：CN201810818852.X
申请日：2018-07-24
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/02 , H01L27/092 , G06F30/392 , G06F30/394
摘要： 本公开所描述的放置方法提供放置和布线规则，其中实施自动放置和布线(APR)方法的系统在垂直于鳍但平行于单元高度的竖直方向上布置标准单元结构。本公开所描述的布局方法还通过将竖直电力供应线结合到标准单元结构中来改进器件密度且进一步减小单元高度。引脚连接件可用于将电力供应线电连接到标准单元结构，由此改进器件密度和性能。APR工艺还配置成使标准单元旋转以优化器件布局。
-
-
-
-
-
-
-
-
-
搜索结果
58 条记录 (耗时 0.039 秒)
