公开(公告)号：CN112151676B

公开(公告)日：2024-08-27

申请号：CN202010955885.6

申请日：2014-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周淳朴 ,  柯志欣 ,  邱博文 ,  郑兆钦 ,  吕俊颉 ,  黄崎峰 ,  陈焕能 ,  薛福隆

IPC: H10N97/00 ,  H01L23/522 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明提供了具有石墨烯结构的电容器、包括其的半导体器件及其形成方法。电容器包括具有多个第一石墨烯层的第一石墨烯结构。电容器还包括位于第一石墨烯结构上方的介电层。电容器还包括位于介电层上方的第二石墨烯结构，其中，第二石墨烯结构具有多个第二石墨烯层。

公开(公告)号：CN111129000A

公开(公告)日：2020-05-08

申请号：CN201911052409.7

申请日：2019-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄博祥 ,  陈胜雄 ,  柯志欣 ,  张丰愿 ,  万幸仁 ,  田丽钧 ,  许家铭

IPC: H01L27/02 ,  H01L27/088 ,  G06F30/392

Abstract: 操作IC制造系统的方法包括：基于所述单元的时序关键路径，确定单元的n型有源区域还是单元的p型有源区域是第一有源区域，在单元的IC布局图中沿单元高度方向定位第一有源区域，第一有源区域具有在垂直于单元高度方向的方向上延伸的第一总数量的鳍。该方法还包括沿单元高度方向在单元中定位第二有源区域，第二有源区域是与第一有源区域的n型或p型相反的n型或p型，并且具有小于第一的总数量的鳍的第二总数量的鳍，并且在该方向上延伸，并且将所述单元的IC布局图存储在单元库中。本发明的实施例还涉及IC结构和IC布局图生成系统。

公开(公告)号：CN104659046B

公开(公告)日：2017-12-19

申请号：CN201410683088.1

申请日：2014-11-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L27/146

CPC classification number: H01L21/823878 ,  H01L21/02236 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/30604 ,  H01L21/30608 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/31 ,  H01L21/32 ,  H01L21/76224 ,  H01L21/823807 ,  H01L27/0922 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66575

Abstract: 一种器件包括第一半导体层，和位于第一半导体层上方的第二半导体层。第一半导体层和第二半导体层包括不同的材料。半导体区位于第二半导体层上面并且与第二半导体层接触，其中，半导体区的底面与第二半导体层的第一顶面接触。半导体区和第二半导体层包括不同的材料。半导体区的底面具有与第二半导体层的(551)表面平面接触的倾斜部分。本发明涉及具有减小的泄漏的CMOS器件及其形成方法。

公开(公告)号：CN106298540A

公开(公告)日：2017-01-04

申请号：CN201510781155.8

申请日：2015-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  叶致锴 ,  柯志欣 ,  吴政宪 ,  陈亮吟 ,  于雄飞 ,  陈燕铭 ,  杨建伦

IPC: H01L21/336 ,  H01L29/78 ,  H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/4966 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/28238 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823842 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/42392 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7843 ,  H01L29/7851 ,  H01L29/7854 ,  H01L29/78651 ,  H01L29/78684 ,  H01L29/78696 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/785

Abstract: 提供了一种方法，包括：在半导体鳍上形成硅覆盖层；在硅覆盖层上方形成界面层；在界面层上方形成高k栅极介电层；以及在高k栅极介电层上方形成脱氧金属层。然后，对硅覆盖层、界面层、高k栅极介电层、和脱氧金属层执行退火。填充金属沉积在高k栅极介电层上方。本发明还提供了一种具有脱氧栅极堆叠件的多栅极场效应晶体管。

公开(公告)号：CN103325831B

公开(公告)日：2016-04-20

申请号：CN201210587451.0

申请日：2012-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马大钧 ,  吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/417 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7848 ,  H01L21/02639 ,  H01L21/30604 ,  H01L21/3083 ,  H01L29/045 ,  H01L29/0688 ,  H01L29/1037 ,  H01L29/66636 ,  H01L29/66681 ,  H01L29/66795 ,  H01L29/7816 ,  H01L29/7833 ,  H01L29/7851 ,  H01L29/7853

Abstract: 实施例是一种FinFET器件。FinFET器件包括鳍、第一源极/漏极区域、第二源极/漏极区域和沟道区域。鳍凸起在衬底上方。第一源极/漏极区域和第二源极/漏极区域位于鳍中。沟道区域横向地位于第一源极/漏极区域与第二源极/漏极区域之间。沟道区域具有与衬底的顶面既不平行也不垂直的面。本发明提供了用于FinFET的源极/漏极轮廓。

公开(公告)号：CN101853882B

公开(公告)日：2016-03-23

申请号：CN200910210197.0

申请日：2009-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯志欣 ,  万幸仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/8124 ,  H01L29/1054 ,  H01L29/122 ,  H01L29/66431 ,  H01L29/66484 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/7831 ,  H01L29/785 ,  H01L29/812

Abstract: 一种多栅晶体管包括位于衬底之上的半导体鳍。半导体鳍包括由第一半导体材料形成的中心鳍；以及半导体层，其具有位于中心鳍的相对侧的第一部分和第二部分。半导体层包括不同于第一半导体材料的第二半导体材料。多栅晶体管还包括围绕半导体鳍的侧壁的栅电极；以及位于半导体鳍的相对端的源区和漏区。每个中心鳍和半导体层从源区延伸到漏区。

公开(公告)号：CN103311297B

公开(公告)日：2015-12-09

申请号：CN201210593522.8

申请日：2012-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宜静 ,  林佑儒 ,  万政典 ,  吴政宪 ,  柯志欣

IPC: H01L29/78 ,  H01L29/15 ,  H01L21/336

CPC classification number: H01L29/7851 ,  H01L21/02532 ,  H01L21/02538 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/155 ,  H01L29/161 ,  H01L29/165 ,  H01L29/205 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/785

Abstract: 提供了一种鳍式场效应晶体管(FinFET)器件。该FinFET器件包括超晶格层和应变层。该超晶格层由衬底支撑。该应变层设置在超晶格层上，并且提供了栅极沟道。栅极沟道由超晶格层产生应力。在实施例中，通过堆叠不同的硅锗合金或者堆叠其他的III-V半导体材料形成该超晶格层。本发明还提供了一种具有超晶格应激源的FinFET。

公开(公告)号：CN103311124A

公开(公告)日：2013-09-18

申请号：CN201210586984.7

申请日：2012-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡济印 ,  黄耀聪 ,  柯志欣 ,  万幸仁

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/0886 ,  H01L29/45 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/7851

Abstract: 公开了半导体器件及其制造方法。在一个实施例中，一种制造半导体器件的方法包括在工件中形成沟道区，以及接近沟道区形成源极或者漏极区。源极或者漏极区包括接触电阻降低材料层，其包含SiP、SiAs或者硅化物。源极或者漏极区还包括沟道应力材料层，其包含SiCP或者SiCAs。

公开(公告)号：CN102280469B

公开(公告)日：2013-07-24

申请号：CN201010279210.0

申请日：2010-09-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 万幸仁 ,  柯志欣 ,  吴政宪

IPC: H01L29/06 ,  H01L29/04 ,  H01L21/02

CPC classification number: H01L21/02538 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02639 ,  H01L21/3247 ,  H01L21/76224 ,  H01L29/20 ,  H01L29/66522 ,  H01L29/78

Abstract: 一种器件包括硅衬底，以及在硅衬底之上并与其接触的III-V化合物半导体区域。该III-V化合物半导体区域与硅衬底具有U形界面，U形界面的半径小于大约1000nm。

公开(公告)号：CN103187418A

公开(公告)日：2013-07-03

申请号：CN201210129165.X

申请日：2012-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴政宪 ,  柯志欣 ,  万幸仁

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L27/1211 ,  H01L21/823821 ,  H01L21/8258 ,  H01L21/845 ,  H01L29/1054 ,  H01L29/267

Abstract: 本发明公开了一种CMOS FinFET器件以及用于制造CMOS FinFET器件的方法。示例性CMOS FinFET器件包括具有第一区域和第二区域的衬底。CMOS FinFET器件还包括设置在所述衬底上的鳍式结构，该鳍式结构包括第一区域中的第一鳍状件和第二区域中的第二鳍状件。CMOS FinFET器件还包括第一鳍状件的第一部分和第一鳍状件的第二部分，该第一鳍状件的第一部分包含与衬底的材料相同的材料，该第一鳍状件的第二部分包括沉积在所述第一鳍状件的第一部分上的III-V半导体材料。CMOS FinFET器件还包括第二鳍状件的第一部分和第二鳍状件的第二部分，该第二鳍状件的第一部分包括与所述衬底的材料相同的材料，第二鳍状件的第二部分包括沉积在所述第二鳍状件的第一部分上的锗(Ge)材料。