-
公开(公告)号：CN1162867C
公开(公告)日：2004-08-18
申请号：CN00102790.5
申请日：2000-01-12
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
CPC classification number: G11C11/4074 , G11C11/406 , G11C11/40615 , G11C11/40622
Abstract: 一种能够选择性地仅针对多个存储体的一部分执行自刷新操作的动态随机存取存储器(DRAM)，包括多个用于选择存储体存储单元字行的行译码器、用于产生在自刷新模式期间连续变化的内部地址的地址发生器、刷新存储体指定电路和存储体选择译码器。所述自刷新操作仅仅针对所选择的存储体或其中已经存储了数据的存储体执行，从而使功率损耗最小。
-
公开(公告)号：CN1728278B
公开(公告)日：2011-12-28
申请号：CN200510077971.7
申请日：2005-06-16
Applicant: 三星电子株式会社
IPC: G11C11/407 , G11C11/417 , G11C7/00 , G11C8/00 , H01L27/105
Abstract: 在一个示范性实施例中，快速电路路径包括根据半导体装置的操作模式可控地操作于慢速、低亚阈值漏泄电流模式或快速、高亚阈值漏泄电流模式的反相器链。非快速电路路径包括操作于减小的亚阈值漏泄电流模式下而与半导体装置的操作模式无关的反相器链。
-
公开(公告)号：CN1956096B
公开(公告)日：2010-05-19
申请号：CN200610149201.3
申请日：2006-09-11
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C8/06 , G11C7/1078 , G11C7/1084 , G11C7/1087 , G11C7/109 , G11C7/225
Abstract: 提供一种存储器装置的输入缓冲器、存储器控制器、以及利用其的存储器系统。响应于表示芯片选择信息的第一信号和表示功率降低信息的第二信号来启动或禁止存储器装置的输入缓冲器，并且只有当第二信号表示非功率降低模式并且第一信号表示芯片选择状态时，才启动输入缓冲器。输入缓冲器至少从由行地址选通脉冲输入缓冲器、列地址选通脉冲输入缓冲器、和地址输入缓冲器组成的组群中选择一个。
-
公开(公告)号：CN100474441C
公开(公告)日：2009-04-01
申请号：CN02116187.9
申请日：2002-04-23
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/401 , H01L27/108
CPC classification number: G11C5/143
Abstract: 一种控制半导体存储器的进入和退出低电(DPD)模式的半导体装置，包括：多个电压发生器，提供工作电压；DPD控制器，检测DPD条件，产生DPD信号，控制施加工作电压到半导体存储器；偏置电路，将至少一个电压发生器的多个节点偏置为至少一个预定电位以防在进入/退出DPD模式时误触发电路。另一种半导体装置包括：多个输入缓冲器，缓冲多个DPD型信号；辅助缓冲器，个别缓冲DPD进入/退出信号；多个电压发生器，向内部电路提供工作电压；DPD控制电路，接收DPD型信号以解码DPD进入和退出命令，解码DPD进入命令时输出电压发生器控制信号以关断电压发生器，关断除辅助缓冲器外的多个缓冲器；自动脉冲发生器，收到DPD退出命令时产生电压脉冲以启动半导体装置的内部电路。
-
公开(公告)号：CN1734672A
公开(公告)日：2006-02-15
申请号：CN200510081939.6
申请日：2005-07-08
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C7/00
CPC classification number: G11C11/4091 , G11C11/4094 , G11C2207/005
Abstract: 一种半导体存储器，包括：存储单元阵列；读出放大器；隔离器件，被置于读出放大器和存储单元阵列的位线之间；以及电路，用于在隔离器件将位线与读出放大器电隔离时将包含于存储单元阵列的存储单元中的电荷传送到位线，并且，在将电荷传送到位线之后，用于使隔离器件将位线电连接到读出放大器。
-
Patent Agency Ranking
公开(公告)号：CN1505046A
公开(公告)日：2004-06-16
申请号：CN200310118713.X
申请日：2003-12-02
Applicant: 三星电子株式会社
IPC: G11C11/34 , G11C11/4074
CPC classification number: G05F3/242
Abstract: 提供一种控制内部电压电平的内部电压发生电和基准电压发生电路路，其中基准电压发生电路包括配电单元、箝位控制单元以及控制单元；配电单元响应于外部电源电压产生低于外部电源电压的电压电平，通过输出端子输出根据工作模式变化的基准电压；箝位控制单元连接在输出端子和地电压之间，响应于比基准电压电平低的控制电压电平，箝位基准电压电平在恒定电平；控制单元响应于第一和第二工作模式信号增加或减少基准电压的电压电平；控制单元包括第一控制晶体管和第二控制晶体管；基准电压发生电路根据半导体存储器件的工作模式控制基准电压电平，这样，半导体存储器件的工作特性在一些工作模式下将提高，而在另一些工作模式下它的功耗将降低。
-
公开(公告)号：CN1384506A
公开(公告)日：2002-12-11
申请号：CN02102056.6
申请日：2002-01-18
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/406
CPC classification number: G11C11/40622 , G11C7/1018 , G11C11/406 , G11C11/4087
Abstract: 用于执行PASR(部分阵列自更新)操作的系统和方法,其中在半导体存储装置中的包括一单元阵列的一个或多个所选择的存储体的一部分(即,1/2,1/4,1/8,或1/16)上执行用于再充电所存储的数据的更新操作。一方面,通过(1)在自更新操作期间通过行地址缓冲器控制行地址的产生和(2)控制一自更新周期产生电路以调整其自更新周期输出来执行PASR操作。该自更新周期是以在PASR操作期间提供降低电流消耗的方式来调整的。另一方面,通过在自更新操作期间控制相应于部分单元阵列的一个或多个行地址来执行PASR操作,从而通过禁止一存储体的未使用存储区的激活实现了降低自更新电流的消耗。
-
公开(公告)号：CN1264128A
公开(公告)日：2000-08-23
申请号：CN00102790.5
申请日：2000-01-12
Applicant: 三星电子株式会社
IPC: G11C11/401
CPC classification number: G11C11/4074 , G11C11/406 , G11C11/40615 , G11C11/40622
Abstract: 一种能够选择性地仅针对多个存储体的一部分执行自刷新操作的动态随机存取存储器(DRAM),包括多个用于选择存储体存储单元字行的行译码器、用于产生在自刷新模式期间连续变化的内部地址的地址发生器、刷新存储体指定电路和存储体选择译码器。所述自刷新操作仅仅针对所选择的存储体或其中已经存储了数据的存储体执行,从而使功率损耗最小。
-
公开(公告)号：CN106409324A
公开(公告)日：2017-02-15
申请号：CN201610621144.8
申请日：2016-08-01
Applicant: 三星电子株式会社
CPC classification number: G11C7/12 , G11C5/141 , G11C5/145 , G11C7/062 , G11C7/065 , G11C7/08 , G11C11/4074 , G11C11/4091 , G11C11/4094 , G11C7/1075 , G11C8/16
Abstract: 一种半导体存储器件包括多个存储单元、多条字线和多条位线，其中每个存储单元耦合到各自的字线和位线。半导体存储器件包括多个读出放大器，其中每个读出放大器耦合到两条位线。半导体存储器件被配置为接收第一正供电电压、第二正供电电压和负供电电压，并且在放大存储单元中的数据的操作中基于负供电电压来确定放大电压的低电平。
-
公开(公告)号：CN1734672B
公开(公告)日：2011-08-03
申请号：CN200510081939.6
申请日：2005-07-08
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C7/00
CPC classification number: G11C11/4091 , G11C11/4094 , G11C2207/005
Abstract: 一种半导体存储器，包括：存储单元阵列；读出放大器；隔离器件，被置于读出放大器和存储单元阵列的位线之间；以及电路，用于在隔离器件将位线与读出放大器电隔离时将包含于存储单元阵列的存储单元中的电荷传送到位线，并且，在将电荷传送到位线之后，用于使隔离器件将位线电连接到读出放大器。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.026 seconds)
