-
公开(公告)号:CN106169307A
公开(公告)日:2016-11-30
申请号:CN201610341728.X
申请日:2016-05-20
Applicant: 三星电子株式会社
IPC: G11C16/10 , G11C16/34 , H01L27/115
CPC classification number: H01L27/11524 , G11C16/0483 , G11C16/10 , G11C16/3459 , H01L27/11526 , H01L27/11529 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L29/04 , H01L29/16 , G11C16/3404 , H01L27/11551
Abstract: 公开一种三维半导体存储器装置及其操作方法,该三维半导体存储器装置包括:单元阵列,形成在第一基底上;以及外围电路,形成在被第一基底至少部分地叠置的第二基底上,其中外围电路被构造为提供用于控制单元阵列的信号。单元阵列包括:绝缘图案和栅极图案,交替堆叠在第一基底上;至少第一支柱,形成在与第一基底垂直的方向上,并且通过绝缘图案和栅极图案而与第一基底接触。三维半导体存储器装置还包括:包括与第一基底相邻的第一栅极图案和第一支柱的第一地选择晶体管,以及包括位于第一栅极图案上的第二栅极图案和第一支柱的第二地选择晶体管,其中,第一地选择晶体管不可编程,第二地选择晶体管是可编程的。
-
公开(公告)号:CN117896988A
公开(公告)日:2024-04-16
申请号:CN202310700094.2
申请日:2023-06-13
Applicant: 三星电子株式会社
Abstract: 竖直非易失性存储器件可以包括:外围电路部分,包括存储单元驱动电路和连接布线;第一氢扩散阻挡层,位于外围电路部分上方;第一绝缘层,位于第一氢扩散阻挡层上方;公共源极线层,位于第一绝缘层上方;第二氢扩散阻挡层,位于第一绝缘层上方;以及存储单元堆叠结构,位于公共源极线层和第二氢扩散阻挡层上方。
-
公开(公告)号:CN113921529A
公开(公告)日:2022-01-11
申请号:CN202110776606.4
申请日:2021-07-09
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11582
Abstract: 一种半导体存储器件包括:第一堆叠结构,包括第一阶梯部分;第二堆叠结构,在第一堆叠结构上并包括与第一阶梯部分重叠的第二阶梯部分;第一接触插塞,穿透第一堆叠结构和第二堆叠结构、电连接到第一堆叠结构并且不电连接到第二堆叠结构;以及第二接触插塞,穿透第一堆叠结构和第二堆叠结构、电连接到第二堆叠结构并且不电连接到第一堆叠结构。
-
公开(公告)号:CN111883534A
公开(公告)日:2020-11-03
申请号:CN202010141802.X
申请日:2020-03-04
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
Abstract: 提供了一种半导体器件。所述半导体器件包括:基底,包括存储器单元区域和连接区域;多个栅电极,堆叠在基底上;沟道结构,在存储器单元区域中穿透多个栅电极并且包括在垂直于基底的上表面的垂直方向上延伸的沟道层;虚设沟道结构,在连接区域中穿透多个栅电极并且包括在垂直方向上延伸的虚设沟道层;第一半导体层,设置在基底与多个栅电极中的最下面的栅电极之间并且在存储器单元区域中围绕沟道结构;以及绝缘分离结构,设置在基底与多个栅电极中的最下面的栅电极之间并且围绕虚设沟道层。
-
公开(公告)号:CN106449595A
公开(公告)日:2017-02-22
申请号:CN201610631635.0
申请日:2016-08-04
Applicant: 三星电子株式会社
IPC: H01L23/528 , G11C7/18 , G11C8/14
CPC classification number: H01L27/11582 , H01L27/0688 , H01L27/11573 , H01L23/528 , G11C7/18 , G11C8/14
Abstract: 本发明构思涉及一种半导体存储器件。该半导体存储器件包括:基板,包括电路区和分别设置在电路区的彼此相反的两侧的第一连接区和第二连接区;逻辑结构,包括设置在电路区上的逻辑电路和覆盖逻辑电路的下部绝缘层;以及在逻辑结构上的存储器结构。逻辑电路包括相邻于第一连接区设置的第一页面缓冲器和相邻于第二连接区设置的第二页面缓冲器。存储器结构包括延伸到第一连接区和第二连接区中的至少一个上的位线。
-
公开(公告)号:CN110112137B
公开(公告)日:2023-06-23
申请号:CN201910417752.0
申请日:2016-05-17
Applicant: 三星电子株式会社
Abstract: 提供了一种具有虚设通道区的垂直存储装置,所述存储装置包括:第一基底;第二基底,位于第一基底上;栅电极层和绝缘层,堆叠在第二基底的上表面上;多个第一通道区和多个第二通道区,多个第一通道区位于第一子单元阵列区中,多个第二通道区位于第二子单元阵列区中,第一通道区和第二通道区中的每个在与第二基底的上表面垂直的第一方向上延伸以穿过栅电极层和绝缘层中的至少一些;以及分隔绝缘层,设置在第一子单元阵列区和第二子单元阵列区之间,分隔绝缘层在与第二基底的上表面平行的第二方向上延伸,其中,设置在分隔绝缘层的第一侧上的至少两个第一通道区和设置在分隔绝缘层的第二侧上的至少两个第二通道区是位线未连接到其上的虚设通道区。
-
公开(公告)号:CN115691618A
公开(公告)日:2023-02-03
申请号:CN202210790675.5
申请日:2022-07-05
Applicant: 三星电子株式会社
Abstract: 一种半导体存储设备,包括源极层、沟道结构、在源极层上且在沟道结构的侧壁上间隔开的栅电极,以及公共源极线。栅电极包括第一字线组和第二字线组,第一字线组包括第一栅电极和第二栅电极,第二字线组包括第三栅电极和第四栅电极。响应于公共源极线的电压达到目标电压,半导体存储设备使得在第一擦除操作间隔中将抑制电压施加到第二字线组并将擦除电压施加到第一字线组,并且在第二擦除操作间隔中将抑制电压施加到第一字线组并将擦除电压施加到第二字线组。
-
公开(公告)号:CN107068684B
公开(公告)日:2022-03-25
申请号:CN201610991717.6
申请日:2016-11-10
Applicant: 三星电子株式会社
IPC: H01L27/11521 , H01L27/11551 , H01L27/11556 , H01L27/11568 , H01L27/11578 , H01L27/11582
Abstract: 本发明提供一种存储器件,该存储器件可以包括外围区域和单元区域。外围区域可以包括第一基板、设置在第一基板上的多个电路元件、设置在所述多个电路元件上的第一绝缘层以及设置在第一绝缘层中的第一保护层。单元区域可以包括设置在第一绝缘层上的第二基板,其中单元区域包括第一杂质区域、在基本上垂直于第二基板的上表面的方向上延伸的沟道区、堆叠在第二基板上并邻近于沟道区的多个栅电极层以及电连接到第一杂质区域的第一接触,其中第一保护层设置在第一杂质区域下面并具有与第一杂质区域的形状对应的形状。
-
公开(公告)号:CN113571508A
公开(公告)日:2021-10-29
申请号:CN202110417636.6
申请日:2021-04-19
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置。所述半导体装置包括:基底,具有由器件隔离膜限定并提供第一沟道区的有源区;第一源/漏区,位于第一沟道区的第一侧和第二侧上的有源区中;栅极结构,具有顺序地布置在有源区上的第一栅极绝缘膜、共用栅电极和第二栅极绝缘膜;覆盖半导体层,位于第二栅极绝缘膜上并且与有源区电分离以提供第二沟道区;第二源/漏区,位于第二沟道区的第一侧和第二侧上的覆盖半导体层中;第一源极/漏极接触件和第二源极/漏极接触件,分别连接到第一源/漏区和第二源/漏区;以及共用栅极接触件,连接到共用栅电极。
-
公开(公告)号:CN110112137A
公开(公告)日:2019-08-09
申请号:CN201910417752.0
申请日:2016-05-17
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11556
Abstract: 提供了一种具有虚设通道区的垂直存储装置,所述存储装置包括:第一基底;第二基底,位于第一基底上;栅电极层和绝缘层,堆叠在第二基底的上表面上;多个第一通道区和多个第二通道区,多个第一通道区位于第一子单元阵列区中,多个第二通道区位于第二子单元阵列区中,第一通道区和第二通道区中的每个在与第二基底的上表面垂直的第一方向上延伸以穿过栅电极层和绝缘层中的至少一些;以及分隔绝缘层,设置在第一子单元阵列区和第二子单元阵列区之间,分隔绝缘层在与第二基底的上表面平行的第二方向上延伸,其中,设置在分隔绝缘层的第一侧上的至少两个第一通道区和设置在分隔绝缘层的第二侧上的至少两个第二通道区是位线未连接到其上的虚设通道区。
-
-
-
-
-
-
-
-
-