公开(公告)号：CN101794789A

公开(公告)日：2010-08-04

申请号：CN201010110949.9

申请日：2010-02-02

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  金汉洙 ,  张在焄 ,  郑载勋

IPC: H01L27/115

CPC classification number: H01L27/11551 ,  G11C16/0483 ,  H01L27/11556 ,  H01L29/66825 ,  H01L29/7881

Abstract: 本发明提供一种三维存储器器件。该三维半导体器件包括半导体衬底、以矩阵形式布置在该半导体衬底上的垂直沟道结构、设置在该半导体衬底处与该垂直沟道结构直接接触的P型半导体层以及设置在该垂直沟道结构之间的半导体衬底处的公共源极线。该公共源极线可以与该P型半导体层相接触。

公开(公告)号：CN109754842B

公开(公告)日：2023-08-29

申请号：CN201811301816.2

申请日：2018-11-02

Applicant: 三星电子株式会社

Inventor： 沈善一

IPC: G11C29/44 ,  G11C29/32

Abstract: 非易失性存储器器件可以用修复存储器块的替换串选择线替换连接到多个存储器块中的有缺陷的存储器块的有缺陷的串的缺陷串选择线；以及访问修复存储器块的替换串选择线而不是有缺陷的存储器块的缺陷串选择线。非易失性存储器器件以串选择线为单位执行修复操作，并且可以有效地使用修复资源。

公开(公告)号：CN108231779B

公开(公告)日：2023-02-07

申请号：CN201711293317.9

申请日：2017-12-08

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  崔升旭

IPC: H10B43/40 ,  H10B43/35

Abstract: 一种半导体器件包括在半导体衬底上的多个单元栅电极。单元栅电极的端部包括在平行于半导体衬底的表面的方向上延伸的台阶状的垫区域。垂直结构在半导体衬底上并穿过所述多个单元栅电极。垂直结构分别包括沟道层。上外围晶体管设置在半导体衬底上。上外围晶体管包括在比所述多个单元栅电极的水平更高的水平处的上外围栅电极、穿过上外围栅电极并电连接到垫区域的主体图案、以及在上外围栅电极与主体图案之间的栅极电介质层。

公开(公告)号：CN115132743A

公开(公告)日：2022-09-30

申请号：CN202210292286.X

申请日：2022-03-23

Applicant: 三星电子株式会社

Inventor： 李在晨 ,  沈善一 ,  林周永

IPC: H01L27/11568 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/11565 ,  H01L27/11573 ,  H01L27/11575

Abstract: 一种半导体器件包括：包含堆叠结构的结构，该堆叠结构包括第一堆叠结构以及在第一堆叠结构上的第二堆叠结构；存储竖直结构，贯穿该结构；支撑竖直结构，包括贯穿该结构的部分，并包括气隙；以及外围接触插塞，其中第一堆叠结构和第二堆叠结构包括交替堆叠的层间绝缘层和栅极层，存储竖直结构的侧部包括坡度变化部分，外围接触插塞包括设置在比最上面的栅极层的上表面高的高度上的上区域，外围接触插塞的上区域包括第一区域、第二区域、以及第一区域与第二区域之间的连接区域，并且连接区域的坡度不同于第一区域和第二区域中的至少一个的坡度。

公开(公告)号：CN114188350A

公开(公告)日：2022-03-15

申请号：CN202110881963.7

申请日：2021-08-02

Applicant: 三星电子株式会社

Inventor： 文齐琡 ,  林周永 ,  金钟秀 ,  沈善一 ,  李海旻 ,  赵源锡

IPC: H01L27/11582 ,  H01L21/768 ,  H01L23/522 ,  H01L23/528 ,  H01L27/1157

Abstract: 本申请提供了一种半导体器件和包括半导体器件的电子系统。所述半导体器件，包括：衬底上的栅电极结构；沟道，延伸穿过栅电极结构；以及蚀刻停止层，在栅电极结构的侧壁上。栅电极结构包括在第一方向上彼此间隔开并且以阶梯形状堆叠的栅电极。沟道包括第一部分和与第一部分接触的第二部分。第二部分的下表面的宽度小于第一部分的上表面的宽度。蚀刻停止层接触栅电极中的至少一个栅电极，并且在水平方向上与沟道的第一部分的上部重叠。接触蚀刻停止层的至少一个栅电极是包括绝缘材料的虚设栅电极。

公开(公告)号：CN106887404B

公开(公告)日：2021-07-13

申请号：CN201710151188.3

申请日：2013-07-11

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  赵源锡 ,  李云京

IPC: H01L21/768 ,  H01L23/48

Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。

公开(公告)号：CN112071853A

公开(公告)日：2020-12-11

申请号：CN202010180450.9

申请日：2020-03-16

Applicant: 三星电子株式会社

Inventor： 金宽容 ,  沈善一 ,  赵源锡

IPC: H01L27/11568 ,  H01L27/11582

Abstract: 提供了一种集成电路装置，所述集成电路装置包括多条字线、堆叠在多条字线上的串选择线结构以及在竖直方向上延伸穿过多条字线和串选择线结构的多个沟道结构。串选择线结构包括串选择弯折线，串选择弯折线包括在比多条字线的水平高的第一水平处沿水平方向延伸的下水平延伸部、在比第一水平高的第二水平处沿水平方向延伸的上水平延伸部以及连接在下水平延伸部与上水平延伸部之间的竖直延伸部。

公开(公告)号：CN102467965B

公开(公告)日：2017-03-01

申请号：CN201110363170.2

申请日：2011-11-16

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  张在薰 ,  崔正达 ,  李云京 ,  金基玄

IPC: G11C16/06 ,  G11C16/14

CPC classification number: G11C16/14 ,  G11C16/0483 ,  G11C16/16 ,  G11C16/30 ,  H01L27/11582 ,  H01L29/7926

Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。

公开(公告)号：CN104008778A

公开(公告)日：2014-08-27

申请号：CN201410069203.6

申请日：2014-02-27

Applicant: 三星电子株式会社

Inventor： 李吉成 ,  张在薰 ,  金基玄 ,  沈善一

IPC: G11C16/14

Abstract: 提供一种非易失性存储器的操作方法，所述操作方法包括：将每个单元串中邻近基底的至少一个第一存储单元的阈值电压调整为高于擦除状态的阈值电压分布；以及读取每个单元串中位于所述至少一个第一存储单元上方的第二存储单元，其中，每个单元串中的所述至少一个第一存储单元是伪存储单元。

公开(公告)号：CN102110690A

公开(公告)日：2011-06-29

申请号：CN201010551986.3

申请日：2010-11-17

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  许星会 ,  金汉洙 ,  张在薰 ,  赵厚成

IPC: H01L27/105 ,  H01L23/528

CPC classification number: H01L21/02365 ,  H01L21/02697 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582

Abstract: 本发明提供了一种三维半导体存储装置。所述三维半导体存储装置包括具有单元阵列区域的基底，所述单元阵列区域包括一对子单元区域和设置在所述一对子单元区域之间的捆绑区域。多个子栅极顺次堆叠在每个子单元区域内的基底上，互连件分别电连接到延伸进入捆绑区域的堆叠的子栅极的延伸部。互连件中的每一个分别电连接到位于相同高度并设置在所述一对子单元区域内的子栅极的延伸部。