公开(公告)号：CN100426453C

公开(公告)日：2008-10-15

申请号：CN200610057725.X

申请日：2006-02-23

申请人： 东京毅力科创株式会社

发明人： 栉引理人 ,  清水昭贵

IPC分类号： H01L21/00

摘要： 本发明提供一种能够进行微细加工的微细图案形成方法，其特征在于，具有：在图案化的掩模层(76)的侧壁上堆积等离子体反应生成物，使掩模层(76)的图案宽度变宽的第一工序；以图案宽度变宽的掩模层(76)作为掩模，对第一被蚀刻层(74)进行蚀刻的第二工序；在进行了蚀刻的第一被蚀刻层(74)上产生的间隙(80)中埋入掩模材料(81)的第三工序；保留埋入间隙(80)中的掩模材料，对第一被蚀刻层(74)进行蚀刻的第四工序；和以保留的掩模材料(81)作为掩模，对第二被蚀刻层(72)进行蚀刻的第五工序。

公开(公告)号：CN101107698A

公开(公告)日：2008-01-16

申请号：CN200580045165.X

申请日：2005-11-29

申请人： 东京毅力科创株式会社

发明人： 盖尔·格伦 ,  广田良浩 ,  村木雄介 ,  中村源志 ,  栉引理人 ,  新藤尚树 ,  清水昭贵 ,  芦垣繁雄 ,  加藤良裕

IPC分类号： H01L21/306 ,  H01L21/3065 ,  H01L21/28 ,  H01L29/78

CPC分类号： H01L21/28123 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32139 ,  Y10S438/931

摘要： 本发明涉提供一种半导体装置的制造方法，由积层体制造所述半导体装置，所述层积体具有：半导体衬底；高电介质膜，在所述半导体衬底上形成；以及SiC系膜，在所述高电介质膜的上层形成，具有防反射功能和硬掩膜功能。本发明的半导体装置的制造方法包括：等离子体处理工序，使等离子体作用于所述SiC系膜和所述高电介质膜而进行改质；以及清洗处理工序，通过湿式清洗一次性地除去在所述等离子体处理工序中被改质的所述SiC系膜和所述高电介质膜。

公开(公告)号：CN1300637C

公开(公告)日：2007-02-14

申请号：CN200410080670.5

申请日：2004-09-29

申请人： 东京毅力科创株式会社

发明人： 栉引理人 ,  泽田石真之 ,  清水昭贵

IPC分类号： G03F7/20 ,  H01L21/00

CPC分类号： H01L21/31138 ,  H01L21/0337 ,  H01L21/32139

摘要： 本发明所要解决的问题是使掩膜层的各图案宽度一致，且将由掩膜层作掩膜的被蚀刻层蚀刻为预定的图案宽度。在第一工序中，设定处理条件使图案形成后的掩膜层(212)的侧壁堆积反应生成物，变宽各图案宽度，且使初始状态(a)中图案宽度不同的属于第一区域(reg11)的掩膜层(212-2)的图案宽度与属于第二区域(reg12)的掩膜层(212-2)的图案宽度在第一工序终止时刻(b)一致。第二工序中，不仅沿纵方向蚀刻反射防止膜(210)，还并行实施变窄掩膜层(212)的图案宽度的修整处理。在第二工序终止时刻(c)中，掩膜层和反射防止膜的图案宽度在晶片整个区域中调整为均匀，而与图案密度无关。

公开(公告)号：CN1535473A

公开(公告)日：2004-10-06

申请号：CN02808384.9

申请日：2002-02-27

申请人： 东京毅力科创株式会社

发明人： 高明辉 ,  三浦利仁 ,  深泽孝之 ,  清水昭贵 ,  栉引理人 ,  山下朝夫 ,  樋口文彦

IPC分类号： H01L21/3065 ,  H01L21/28 ,  H01L21/3213

CPC分类号： H01J37/32082 ,  H01L21/28061 ,  H01L21/28123 ,  H01L21/32137

摘要： 使用Cl2+O2气体作为蚀刻气体，通过等离子体蚀刻，对硅化钨层(104)进行蚀刻。在硅化钨层(104)的蚀刻几乎结束时，将蚀刻气体改变为Cl2+O2+NF3，通过等离子体蚀刻，进行过蚀刻，将在硅化钨层(104)下侧形成的多晶硅层(103)稍稍地进行了均匀蚀刻的状态下，结束蚀刻工序。由此，与以往相比，可以使多晶硅层(103)的残膜量均匀，从而可以稳定地制造优质的半导体装置。