-
公开(公告)号：CN115939197B
公开(公告)日：2023-05-05
申请号：CN202310061014.3
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN117317024A
公开(公告)日：2023-12-29
申请号：CN202311589183.0
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。
-
公开(公告)号：CN115863416B
公开(公告)日：2023-05-02
申请号：CN202310060867.5
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种空气介质场板隔离的LDMOSFET器件及制造方法。LDMOSFET器件包括半导体衬底、漂移区、体区、阱区、源极、漏极以及栅极，还包括：场板以及场板隔离结构，场板隔离结构包括空气介质腔和氧化层，空气介质腔形成于漂移区内，氧化层用于封闭空气介质腔，场板形成于氧化层的表面。本发明采用封闭的空气介质腔作为场板隔离介质层，相对于采用二氧化硅场板隔离介质层，本发明的空气介质腔中的空气与漂移区的硅直接接触，彻底消除SiO₂‑Si的界面态，提高LDMOSFET器件的可靠性；并且，空气的介电常数远小于二氧化硅的介电常数，空气介质的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN115863416A
公开(公告)日：2023-03-28
申请号：CN202310060867.5
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种空气介质场板隔离的LDMOSFET器件及制造方法。LDMOSFET器件包括半导体衬底、漂移区、体区、阱区、源极、漏极以及栅极，还包括：场板以及场板隔离结构，场板隔离结构包括空气介质腔和氧化层，空气介质腔形成于漂移区内，氧化层用于封闭空气介质腔，场板形成于氧化层的表面。本发明采用封闭的空气介质腔作为场板隔离介质层，相对于采用二氧化硅场板隔离介质层，本发明的空气介质腔中的空气与漂移区的硅直接接触，彻底消除SiO₂‑Si的界面态，提高LDMOSFET器件的可靠性；并且，空气的介电常数远小于二氧化硅的介电常数，空气介质的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN115547794A
公开(公告)日：2022-12-30
申请号：CN202211123558.X
申请日：2022-09-15
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC: H01J37/16 , H01J37/30 , H01J37/317
Abstract: 本发明实施例提供一种离子注入机及离子注入机内衬的制作方法，属于半导体制造及离子注入领域。所述离子注入机至少包括：离子源和腔体，所述离子源与所述腔体相接；所述离子源用于发射离子束；所述腔体用于传输所述离子束；所述腔体的内壁上设有内衬；所述内衬设有凸型结构。所述离子注入机分散了离子束对防护内衬工作表面的冲击作用，延长了防护内衬的使用寿命，降低离子注入的制造成本。
-
Patent Agency Ranking
公开(公告)号：CN117293192A
公开(公告)日：2023-12-26
申请号：CN202311589002.4
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。
-
公开(公告)号：CN115939197A
公开(公告)日：2023-04-07
申请号：CN202310061014.3
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN118610266B
公开(公告)日：2024-11-29
申请号：CN202411082427.0
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。
-
公开(公告)号：CN118610266A
公开(公告)日：2024-09-06
申请号：CN202411082427.0
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。
-
公开(公告)号：CN117317024B
公开(公告)日：2024-03-29
申请号：CN202311589183.0
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.01 seconds)
