-
公开(公告)号：CN105072058B
公开(公告)日：2018-05-25
申请号：CN201510528553.9
申请日：2015-08-25
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H04L12/951 , H04B10/25 , H04B10/548
Abstract: 本发明涉及一种基于光纤传输的数据正反相位编码方法及数据传输方法，该编码方法为：以字节为单位，从待传输数据中选取有效数据，然后对该有效数据取反与原有效数据组合后形成编码后有效数据。该传输方法包括：1)将待传输的数据封装成帧；2)以字节为单位，从封装好的一帧数据中取有效数据即正相数据进行存储，同时对该有效数据按位取反得到反相数据进行存储；3)当发送时刻到来，按照预先制定好的发送规则，将正、反相数据发送出去；4)重复步骤2)～3)，直至该帧数据的有效数据全部发送出去，完成该帧数据发送。本发明的编码方法是为编码方式简单，易于实现，不会影响数据传输速率，成本低，实用性强。
-
公开(公告)号：CN107171297A
公开(公告)日：2017-09-15
申请号：CN201710352502.4
申请日：2017-05-18
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网公司
IPC: H02H7/26
CPC classification number: H02H7/262
Abstract: 本发明提供了一种基于FPGA的防止继电保护误动作的方法及系统，CPU周期性的向FPGA发送保护启动/出口数据，当FPGA检测到保护启动/出口数据有效时控制启动/出口继电器动作；当FPGA检测到保护出口状态信号无效，而计时未持续设定的时间后再次检测到保护启动/出口状态信号有效，控制启动/出口继电器动作；或者无效时，计时且持续设定的时间后，控制启动/出口继电器不动作。提高了保护启动/出口数据的正确率和继电保护动作的可靠性，且直接通过FPGA发出保护启动、出口信号，不再经出口插件，减少了数据的多层传递，提高了继电保护的速动性、可靠性和正确性；而且对保护数据周期性的判断，逻辑简单，省去了繁琐的信号内容解析，节省FPGA内部资源。
-
公开(公告)号：CN104333383A
公开(公告)日：2015-02-04
申请号：CN201410628188.4
申请日：2014-11-10
Applicant: 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H03M1/10
Abstract: 本发明涉及一种基于FPGA的A/D实时故障诊断方法，A/D芯片通过FPGA连接CPU；FPGA在采集A/D数据的同时完成A/D故障信息诊断，并记录A/D故障，将A/D故障信息和A/D数据生成一帧报文发送给对端CPU。本发明克服现有CPU软件不能对SV数据有效实时检测的不足，提供了一种基于FPGA的A/D实时故障诊断系统，实时性强，扩展性移植性好，不仅实现在采样源端对SV数据检测，也有助于定位发生故障的A/D芯片的问题所在。
-
公开(公告)号：CN113836048B
公开(公告)日：2024-09-06
申请号：CN202111093096.7
申请日：2021-09-17
Applicant: 许昌许继软件技术有限公司
Abstract: 本发明涉及一种基于FPGA内存动态分配的数据交换方法及装置，采用现场可编程FPGA器件实现以太网二层交换处理业务，采用内存动态分配策略，即使用FPGA内部RAM实现一级缓存单元和二级缓存单元作为转发报文缓存，一级缓存单元缓存二层交换处理后的以太网报文，二级缓存单元动态分配给有报文突发传输的某一个端口。一般情况只使用一级缓存单元作为转发报文缓存，当某端口瞬时流量过大时就申请占用二级缓存单元，报文发完后释放二级缓存单元，二级缓存单元动态分配给瞬时流量大的端口，合理高效的使用了FPGA内部缓存，省掉了常规报文缓存策略需要挂载的SDRAM。
-
公开(公告)号：CN118509278A
公开(公告)日：2024-08-16
申请号：CN202310121874.1
申请日：2023-02-15
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: H04L12/40 , G05B19/042 , H02J13/00 , H02H7/26 , H04L12/403 , H04L49/901
Abstract: 本发明涉及电力系统继电保护技术领域，特别是涉及一种用于继电保护装置的兼容性CAN控制器。本方案的CAN控制器按照CAN总线协议兼容性设计进行了底层功能划分，划分成了用于兼容底层逻辑的A区和用于兼容MCU芯片的接口的B区，A区中的各个底层模块隔离并存，能够降低耦合风险，有利于提高各个模块功能执行的准确性；B区用于实现CAN总线协议与继电保护装置中的MCU芯片的通讯接口的兼容及配置信息的设置。该方案能够实现继电保护装置内部功能插件与CAN控制器总线协议的兼容，而且无需增加外设设备，系统构成及维护成本较低，维护难度较小，从而有利于提高对继电保护装置控制的效率、准确性和安全性。
-
Patent Agency Ranking
公开(公告)号：CN110852026B
公开(公告)日：2023-10-20
申请号：CN201911083975.4
申请日：2019-11-07
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G06F30/3315 , G06F30/331
Abstract: 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号：CN113922909A
公开(公告)日：2022-01-11
申请号：CN202111167843.7
申请日：2021-09-28
Applicant: 许昌许继软件技术有限公司
Inventor： 朱建斌 , 倪传坤 , 余高旺 , 杨凯 , 王晓锋 , 李宝伟 , 郝威 , 杨培迪 , 张荣良 , 刘树猛 , 刘志远 , 王中玉 , 周水斌 , 潘松杰 , 岳晓阳 , 凌特利 , 朱晓军 , 李超 , 信亚磊 , 韩啸 , 马志敏 , 吕玄兵 , 叶留义 , 徐云松 , 李杰 , 田盈 , 杨广明
Abstract: 本发明公开了一种应用于配网的过程层装置GOOSE对时方法及系统，过程层装置通过交换机网络与远方的保护测控装置进行数据交互，其中方法包括如下步骤：计算过程层装置与保护测控装置的测量时间偏差；获取保护测控装置的GOOSE基准UTC时间和测量时间偏差；对GOOSE基准UTC时间和测量时间偏差进行时钟修正处理，得到系统时间并对过程层装置进行对时。通过使过程层装置具备跟随保护测控时间，完成装置就地时间的记录和溯源，解决配网就地安装现场无对时源的问题，在原来满足智能变电站的功能基础上增加了GOOSE对时功能，扩大了过程层装置的推广范围，提高了产品的适用性。
-
公开(公告)号：CN112511162A
公开(公告)日：2021-03-16
申请号：CN202011253698.X
申请日：2020-11-11
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
Abstract: 本发明涉及一种模拟量采集动态补偿方法及系统，该补偿方法通过实时计算晶振的实际频率与理论频率的差值，得出需要调整的采样间隔序号和间隔宽度，然后对采样间隔进行动态调整，并对采样序号进行对齐，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔。在本发明的技术方案中，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔，最大限度的保障模拟量采集的可靠稳定。
-
公开(公告)号：CN112328002A
公开(公告)日：2021-02-05
申请号：CN202011166867.6
申请日：2020-10-27
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
IPC: G06F1/12 , G06F15/163
Abstract: 本发明公开了一种继电保护装置多板卡时间同步方法及系统，其中方法包括如下步骤：获取多板卡的配置信息；依据配置信息，将一板卡设置为主钟板卡，获取板卡连接的外部对时源类型，将其他板卡设置为从钟板卡；判断主钟板卡是否连接有外部对时源；如主钟板卡与外部对时源连接，控制主钟板卡获取外部对时源的时间信息，并将向从钟板卡传输自定义时间码流；如主钟板卡未与外部对时源连接，则控制主钟板卡进行内部守时，并将向从钟板卡传输自定义时间码流。通过将一板卡设置为主钟板卡，其他板卡设置为从钟板卡，具有主钟板卡选取灵活的优点，实现了多个板卡的运行时间同步，缩小了各板卡之间的时间偏差，提高了各板卡时间同步的准确率。
-
公开(公告)号：CN112213629A
公开(公告)日：2021-01-12
申请号：CN202011089003.9
申请日：2020-10-13
Applicant: 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC: G01R31/3181 , G01R31/3177 , G06F15/78
Abstract: 本发明涉及一种基于FPGA的沿变缓慢信号的检测预警方法及系统，利用沿变缓慢信号进入FPGA芯片后，会造成寄存器输出值在0与1之间随机变化的特性，根据实验分析结果，提出检测并预警这种渐变信号的方法及系统。本发明所提供的检测方法利用信号沿变缓慢造成数字信号状态不确定来检测该信号，通过大量的实验样本获得对应模型的概率分布参数，通过模型分析获得检测门限，最终给出检测结果并预警，实现了沿变缓慢信号的自动、实时检测并预警，降低了装置误动的风险，提高了继电保护装置运行的稳定性和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.025 seconds)
