-
公开(公告)号：CN101944667A
公开(公告)日：2011-01-12
申请号：CN201010265095.1
申请日：2010-06-09
Applicant: 泰科电子公司
CPC classification number: G06F1/185 , H01R12/62 , H01R12/79 , H01R12/82 , H05K1/147 , H05K1/148 , H05K2201/044 , H05K2201/10189
Abstract: 一种电连接器组件(122)被设置成用于包括电路板(118)，母板(300)和底板(400)的系统中。该连接器组件连接器，其具有用于将该连接器与该电路板的连接的配合接口(202)，和用于将该连接器固定于该母板的安装接口(304)。柔性电路元件(310)将该配合接口和该安装接口彼此电互连，且该柔性电路元件通过为母板的旁路的导电通路(316)将该电路板与该底板电连接。
-
公开(公告)号：CN101882717A
公开(公告)日：2010-11-10
申请号：CN201010199986.1
申请日：2005-12-23
Applicant: 安费诺公司
CPC classification number: H05K7/1445 , H01R13/514 , H01R13/6587 , H01R13/6591 , H05K1/0231 , H05K1/0237 , H05K1/116 , H05K1/14 , H05K3/429 , H05K2201/044 , H05K2201/09236 , H05K2201/09718 , H05K2201/10189 , H05K2203/1572
Abstract: 一种特别适合正交体系结构电子系统的中平面，该中平面具有第一侧和与第一侧相对的第二侧，第一差分连接器的接触端子连接到第一侧上，第二差分连接器的接触端子连接到第二侧上。该中平面包括从第一侧延伸至第二侧的多个通孔，所述通孔提供第一侧上的第一信号激励和第二侧上的第二信号激励。第一信号激励是在多个行中提供的，每一行具有沿着第一条线的第一信号激励和沿着基本平行于第一条线的第二条线的第一信号激励。第二信号激励是在多个列中提供的，每一列具有沿着第三条线的第二信号激励和沿着基本平行于第三条线的第四条线的第二信号激励。
-
公开(公告)号：CN100594739C
公开(公告)日：2010-03-17
申请号：CN200580017625.8
申请日：2005-03-02
Applicant: ADC电信公司
Inventor： 约瑟夫·克里斯托弗·科菲 , 约翰·D·施密特 , 布鲁斯·C·奥格伦 , 卡尔·J·彼得森
IPC: H04Q1/14
CPC classification number: H04Q1/13 , H04Q1/146 , H04Q2201/12 , H05K1/14 , H05K7/1452 , H05K2201/044 , H05K2201/10189
Abstract: 接线板包括具有安装在前部的终止位置对以及电连接到每对终止位置的互连位置的背板。终止位置连接到两个跳接线。互连位置限定用于选择性接入终止位置的接入设备。互连模块与互连位置连接。模块可以包括测试通路、以太网供电或电路保护特性。
-
公开(公告)号：CN100593240C
公开(公告)日：2010-03-03
申请号：CN03138698.9
申请日：2003-06-03
Applicant: 三星电子株式会社
CPC classification number: H05K1/0216 , G11C7/1006 , H05K1/0237 , H05K1/14 , H05K2201/044 , H05K2201/09727 , H05K2201/09781
Abstract: 本发明公开了一种半导体存储器，其包括具有一些存储器的存储模块和一将数据传输至存储模块的数据总线，其中数据总线包括一低频段数据通过单元，其去除数据的高频成分并将数据发送至存储模块。低频段数据通过单元可包括多个短线，该短线与数据总线连接且被形成为印刷电路板(PCB)图案，短线相互平行；也可包括多个板，该板与数据总线连接且被形成为PCB图案，板相互平行；或可具有一种形状，其中具有一宽宽度的部分与具有一窄宽度的部分交替连接。因此，不需要加入一分离无源器件，半导体存储器减少经数据总线传输的数据的高频噪声，提高数据的电压裕度，减少无源器件如电容的成本，并简化粘接无源器件的工艺。
-
公开(公告)号：CN100524737C
公开(公告)日：2009-08-05
申请号：CN200510127249.X
申请日：2005-11-24
Applicant: 通用电气公司
Inventor： L·D·斯特瓦诺维克 , E·C·德尔加多 , M·J·舒滕 , R·A·博普雷 , M·A·德鲁伊
IPC: H01L25/00 , H01L23/488
CPC classification number: H01L24/49 , H01L23/3735 , H01L24/45 , H01L24/48 , H01L25/071 , H01L25/072 , H01L2224/45014 , H01L2224/45015 , H01L2224/45124 , H01L2224/48091 , H01L2224/48137 , H01L2224/48139 , H01L2224/48472 , H01L2224/49109 , H01L2224/49111 , H01L2224/49113 , H01L2224/49175 , H01L2224/73265 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01068 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/12032 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13063 , H01L2924/13064 , H01L2924/13091 , H01L2924/15787 , H01L2924/19041 , H01L2924/2076 , H01L2924/30107 , H01L2924/3011 , H05K1/0306 , H05K1/147 , H05K3/0061 , H05K3/361 , H05K2201/044 , H05K2201/0715 , H05K2201/10189 , H05K2201/10287 , H01L2924/00014 , H01L2924/00
Abstract: 本发明涉及功率模块、相脚和三相变换器。一种功率模块(10)，包括衬底(12)，该衬底(12)包括上层(16)、电绝缘体(26)和热耦合层(28)。上层包括导电图案(17)并且被构成为接收功率器件(14)。电绝缘体设置在上层和热耦合层之间。热耦合层被构成为与散热片热耦合。该功率模块还包括至少一个薄层互连(18)，该薄层互连包括第一和第二导电层(20、24)以及设置在第一和第二导电层之间的绝缘层(22)。薄层互连的该第一导电层电连接到衬底的上层。电连接(42)将功率器件的顶面(19)连接到薄层互连的第二导电层。
-
Patent Agency Ranking
公开(公告)号：CN101398800A
公开(公告)日：2009-04-01
申请号：CN200710201879.6
申请日：2007-09-27
Applicant: 鸿富锦精密工业(深圳)有限公司 , 鸿海精密工业股份有限公司
IPC: G06F13/40
CPC classification number: G06F1/26 , G11C5/04 , G11C5/147 , H05K1/0262 , H05K1/14 , H05K2201/044 , H05K2201/09954 , H05K2201/10159
Abstract: 一种具混合式插槽架构的主板，包括一北桥芯片、一用于插接第一存储器的第一组插槽、一用于插接第二存储器的第二组插槽及一电压调节电路，所述北桥芯片通过一第一通道连接所述第一组插槽，并通过一第二通道连接所述第二组插槽，所述电压调节电路与所述第一组插槽及所述第二组插槽连接，当所述第一存储器或第二存储器被安装于与其对应的插槽时，所述安装有对应存储器的插槽产生一电平信号，所述电压调节电路根据所述电平信号判别被安装的存储器类型，并为所述的存储器提供工作电压。本发明具混合式插槽架构的主板可弹性支持两类存储器，并单独处理混合式存储器信号，改进了信号完整性。
-
公开(公告)号：CN100468070C
公开(公告)日：2009-03-11
申请号：CN200410104585.8
申请日：2004-12-30
Applicant: 泰拉丁公司
Inventor： 扬·叶夫梅年科
IPC: G01R31/00
CPC classification number: H05K1/0266 , H05K1/14 , H05K7/1424 , H05K2201/044 , H05K2201/10151 , H05K2203/168
Abstract: 控制系统指示是否应将模块插入模块座中。控制系统包括传感器，传感器被设置附于模块和模块座中的一个上。进一步设置传感器，使其：(i)在模块开始插入模块座时读取附于模块和模块座中的另一个上的元件的标识符，(ii)响应标识符的读出而提供传感器信号。传感器信号指示标识符。控制系统还包括与传感器耦合的控制器。设置控制器，使其从传感器接收传感器信号并根据传感器信号输出控制信号。控制信号指示是否允许将模块充分地插入模块座。
-
公开(公告)号：CN1239058C
公开(公告)日：2006-01-25
申请号：CN03140708.0
申请日：2003-05-30
Applicant: 三星电子株式会社
CPC classification number: H05K1/0246 , H01R12/721 , H01R13/658 , H05K1/0231 , H05K1/14 , H05K7/1429 , H05K2201/044 , H05K2201/10022 , H05K2201/10189 , H05K2201/1053
Abstract: 一种印刷电路板和装置，具有卡插槽，容纳被插入的具有信号输入/输出引脚和内部电路元件以提供扩展的能力的卡，并且具有数据传输引脚、电源引脚和接地引脚，对应于信号输入/输出引脚，包括内置的电子器件，提供与卡的阻抗匹配，并且具有连接到数据传输引脚的一个的第一端和连接到电源引脚和接地引脚中的一个的第二端。具有了这样的配置，卡插槽内部包括电子器件，用于阻抗匹配，以便PCB的空间能够被充分地利用。
-
公开(公告)号：CN1467850A
公开(公告)日：2004-01-14
申请号：CN03138698.9
申请日：2003-06-03
Applicant: 三星电子株式会社
CPC classification number: H05K1/0216 , G11C7/1006 , H05K1/0237 , H05K1/14 , H05K2201/044 , H05K2201/09727 , H05K2201/09781
Abstract: 本发明公开了一种半导体存储器，其包括具有一些存储器的存储模块和一将数据传输至存储模块的数据总线，其中数据总线包括一低频段数据通过单元，其去除数据的高频成分并将数据发送至存储模块。低频段数据通过单元可包括多个短线，该短线与数据总线连接且被形成为印刷电路板(PCB)图案，短线相互平行；也可包括多个板，该板与数据总线连接且被形成为PCB图案，板相互平行；或可具有一种形状，其中具有一宽宽度的部分与具有一窄宽度的部分交替连接。因此，不需要加入一分离无源器件，半导体存储器减少经数据总线传输的数据的高频噪声，提高数据的电压裕度，减少无源器件如电容的成本，并简化粘接无源器件的工艺。
-
公开(公告)号：CN1407462A
公开(公告)日：2003-04-02
申请号：CN02142232.X
申请日：2002-08-26
Applicant: 三星电子株式会社
IPC: G06F13/00
CPC classification number: H05K1/0248 , H05K2201/044 , H05K2201/09236 , H05K2201/09254
Abstract: 一种系统板包括一控制单元；各连接器，在一个方向上串联配置并容放一连接装置用于输入和输出数据；以及各信号线，把控制单元连接于各连接器并包含至少一个分支点，其中在相同分支点处分支的各子信号线在从分支点到连接装置的路径的长度和/或负荷方面是相等的。
-
-
-
-
-
-
-
-
-
Search Results
143
records
(took 0.027 seconds)
