形成电容器及其介质层的方法及其形成的电容器

    公开(公告)号:CN102082079A

    公开(公告)日:2011-06-01

    申请号:CN201010537446.X

    申请日:2005-04-12

    CPC classification number: H01L21/31122

    Abstract: 本发明公开了形成电容器及其介质层的方法及其形成的电容器。本发明的一种方法在金属-绝缘体-金属(MIM)型电容器的金属氮化物下电极上形成金属氮氧化物籽晶介质层。金属氮氧化物籽晶介质层充当阻挡层以减少在例如,用于在包括MIM型电容器的集成电路中形成金属化上层的后处理期间与金属氮化物下电极的反应。包含在金属氮氧化物籽晶介质层中的氮能够减少发生在常规型MIM电容器中的反应的类型。金属氧化物主介质层形成在金属氮氧化物籽晶介质层上并保持与MIM型电容器中的金属氮氧化物籽晶介质层独立。稳定(例如,使用热处理或等离子处理)金属氧化物主介质层以消除其中的缺陷(例如碳)并调整金属氧化物主介质层的化学计量。

    形成金属互连的方法
    24.
    发明授权

    公开(公告)号:CN1118871C

    公开(公告)日:2003-08-20

    申请号:CN98125263.X

    申请日:1998-12-11

    CPC classification number: H01L21/76856 H01L21/76843 H01L21/76882

    Abstract: 本发明涉及一种形成金属互连的方法。在半导体衬底上形成第一导电层,其上再形成绝缘层。腐蚀部分绝缘层直到露出第一导电层的上表面,形成接触孔。至少在接触孔的底部形成阻挡层。进行第一热处理使阻挡层致密。至少在接触孔的两个侧壁上形成浸润层。在浸润层上形成第二导电层,填充接触孔。进行第二热处理,用第二导电层完全填充接触孔。该方法可以防止第一和第二导电层反应导致的产生合金、体积收缩和界面空隙,从而防止金属互连中电阻增加。

    具有理想栅极轮廓的半导体器件及其制造方法

    公开(公告)号:CN1345089A

    公开(公告)日:2002-04-17

    申请号:CN00135511.2

    申请日:2000-09-20

    Inventor: 金民 金晟泰

    Abstract: 制造非易失性存储器件或其他半导体器件的方法包括在半导体衬底上的一个缓冲氧化层上形成一个硅层。形成缓冲氧化层之后,形成阻碍层。导电材料的控制栅极这样形成:对硅层、栅极氧化层和衬底构图,在衬底的上部形成沟槽。通过氧化沟槽的侧壁而在控制栅极材料的上部和下部产生鸟嘴形部分,可以实现均匀性。之后,形成一个填充沟槽的场氧化层。由于在沟槽侧壁的氧化过程中,鸟嘴形部分均匀形成在控制栅极材料的上部和下部,因此通过防止例如浮动栅极的侧壁具有正斜率,实现了均匀性。

    高度集成的半导体存储器件及其制造方法

    公开(公告)号:CN1059050A

    公开(公告)日:1992-02-26

    申请号:CN90109275.4

    申请日:1990-11-15

    CPC classification number: H01L27/10817 H01L27/10835

    Abstract: 一种高度集成半导体存储器件,包括多个在横向和纵向交替地淀积了堆垛型电容器和组合堆垛一沟道型电容器构成的存储单元。存储单元电容器的第一存储电极延伸覆盖相邻存储单元的电容器的存储电极。在衬底上形成组合堆垛—沟道电容器来增加存储电容量,它允许堆垛型电容器的存储电极延伸以便增大存储电容量。由于堆垛—沟道型电容器和堆垛型电容器的交替安置,防止了堆垛—沟道型电容器的台阶覆盖、漏电流和软误差。

    半导体器件及其制造方法
    28.
    发明公开

    公开(公告)号:CN1052006A

    公开(公告)日:1991-06-05

    申请号:CN90104393.1

    申请日:1990-05-25

    Inventor: 金晟泰 崔寿汉

    CPC classification number: H01L27/10835

    Abstract: 一种在半导体基片中形成沟槽制作叠层-沟槽并合型电容的方法。一层作第一电极用的导电层,一层介电膜以及作第二电极用的另一层导电层,依次连续地淀积在沟槽内。然后,蚀刻两层导电层和介于其间的介电膜,以形成电容图形。沿电容图形的侧壁形成一绝缘层,再在整个结构上形成一层第三导电层。

Patent Agency Ranking