公开(公告)号：CN118073425A

公开(公告)日：2024-05-24

申请号：CN202410500105.7

申请日：2024-04-24

申请人： 北京智芯微电子科技有限公司

发明人： 邵亚利 ,  刘芳 ,  解尧明 ,  李东镁 ,  沈美根

IPC分类号： H01L29/78 ,  H01L27/02 ,  H01L21/336

摘要： 本申请公开了一种抗电磁环境干扰高可靠LDMOS静电泄放器件、制备方法及芯片，属于半导体技术领域。抗电磁环境干扰高可靠LDMOS静电泄放器件包括：基底；体区，体区内靠近第一侧设有源区和至少一个第一掺杂区，第一掺杂区的掺杂类型和源区的掺杂类型相反；漂移区，漂移区靠近第一侧设有漏区和至少一个第二掺杂区，第二掺杂区的掺杂类型和漏区的掺杂类型相反；栅功能层；第一极性结构，分别与源区、第一掺杂区和栅功能层连接；第二极性结构，分别与漏区和第二掺杂区连接。体区内的第一掺杂区和漂移区内第二掺杂区分别在LDMOS器件内部形成PN结，实现在LDMOS内集成SCR结构，从而调整电流流出路径，提高了LDMOS器件的单位面积静电泄放能力。

公开(公告)号：CN118016652A

公开(公告)日：2024-05-10

申请号：CN202410413710.0

申请日：2024-04-08

申请人： 北京智芯微电子科技有限公司 ,  国网辽宁省电力有限公司电力科学研究院 ,  国家电网有限公司

发明人： 吴祖谋 ,  吴波 ,  刘芳 ,  陈燕宁 ,  邓永峰 ,  李君建 ,  章明瑞 ,  董子斌 ,  王凯 ,  连亚军 ,  贾晨 ,  范维 ,  杨璐羽 ,  段方维

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。

公开(公告)号：CN117577536B

公开(公告)日：2024-04-30

申请号：CN202410063645.3

申请日：2024-01-17

申请人： 北京智芯微电子科技有限公司

发明人： 李君建 ,  吴波 ,  刘芳 ,  邓永峰 ,  王凯 ,  连亚军 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

摘要： 本公开涉及半导体集成电路制造技术领域，具体涉及一种半导体结构的制造方法、芯片和电子设备，包括：在衬底中形成深阱区域；形成浅隔离槽，用于在所述深阱区域中隔离出有源区；在所述有源区中执行离子注入，形成第一掺杂区、第二掺杂区、第三掺杂区，所述第一掺杂区位于所述第二掺杂区下方并且具有比所述第二掺杂区更大的宽度；在所述有源区中定义欧姆接触区域和肖特基区域；通过合金层与欧姆接触区域和肖特基区域形成接触孔区域。本发明针对寄生结构肖特基无法调节和耐压性不强的问题，通过第一掺杂区给予寄生肖特基器件一定的调节能力，可有效降低肖特基二极管正向的开启电压，增大正向电流导通能力，提高肖特基二极管耐压能力。

公开(公告)号：CN117878853A

公开(公告)日：2024-04-12

申请号：CN202311616826.6

申请日：2023-11-29

申请人： 北京智芯微电子科技有限公司

发明人： 李东镁 ,  赵东艳 ,  邵亚利 ,  沈美根 ,  解尧明 ,  陈燕宁 ,  刘芳

IPC分类号： H02H9/04

摘要： 本发明涉及集成电路及芯片领域，提供一种基于通电控制的ESD保护电路及芯片。ESD保护电路包括：控制信号输入单元、RC延时单元、传输门单元以及泄放单元，泄放单元包括至少两种ESD泄放路径；控制信号输入单元用于输入芯片通电状态信号；RC延时单元用于产生使泄放单元开启ESD泄放的RC时间常数；传输门单元与控制信号输入单元和泄放单元连接，用于根据芯片通电状态信号控制泄放单元开启对应的ESD泄放路径。本发明针对断电和上电后两种状态设计不同的泄放路线，通过两个传输门控制两种泄放路线的打开与关闭，消除ESD上电过程中因毛刺导致的误触发事件的发生，解决上电过程中因钳位电压抬高导致泄放管源漏跨压过大的问题。

公开(公告)号：CN117542880B

公开(公告)日：2024-04-12

申请号：CN202410029501.6

申请日：2024-01-09

申请人： 北京智芯微电子科技有限公司

发明人： 安铁雷 ,  陈燕宁 ,  刘芳 ,  余山 ,  王凯 ,  吴波 ,  邓永峰 ,  连亚军

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。

公开(公告)号：CN115642148B

公开(公告)日：2024-04-12

申请号：CN202211654973.8

申请日：2022-12-22

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国家电网有限公司

发明人： 赵东艳 ,  梁英宗 ,  陈燕宁 ,  邵瑾 ,  付振 ,  潘成 ,  邵亚利 ,  王帅鹏 ,  刘芳

IPC分类号： H01L23/552 ,  H10B61/00

摘要： 本发明涉及封装技术领域，公开了一种磁屏蔽装置、磁屏蔽装置的制备方法以及MRAM芯片，所述磁屏蔽装置包括：磁屏蔽片；以及多个微阵列结构，该多个微阵列结构位于所述磁屏蔽片上的边缘区域内，所述多个微阵列结构围成的内部区域与MRAM芯片的尺寸相匹配，用于对所述MRAM芯片进行磁屏蔽，由此，本发明通过一种具有微阵列结构的新型抗磁封装结构来更有效地降低MRAM芯片周围的外部环境磁场。

公开(公告)号：CN117650779A

公开(公告)日：2024-03-05

申请号：CN202311220532.1

申请日：2023-09-20

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 邵亚利 ,  刘芳 ,  解尧明 ,  梁英宗 ,  李东镁 ,  沈美根 ,  米朝勇

IPC分类号： H03K19/08 ,  H03K19/094 ,  H03K19/173 ,  H03K19/003

摘要： 本发明涉及集成电路领域，提供一种IGBT保护电路及芯片。IGBT保护电路包括开关管、第一驱动管及第二驱动管，第一驱动管的栅极连接第一输入信号，第二驱动管的栅极连接第二输入信号，第一驱动管的漏极与第二驱动管的漏极相连作为驱动信号输出点，用于输出驱动信号；开关管的栅极连接使能信号，开关管的漏极与第二驱动管的栅极相连，开关管的源极与驱动信号输出点相连，通过开关管在驱动信号输出点与第二驱动管的栅极之间形成通路。本发明利用开关管在驱动信号输出点与第二驱动管的栅极之间形成通路，该通路能够主动为第二驱动管的栅极充电，开启第二驱动管，防止IGBT误导通，提高响应速度；通过使能信号控制开关管的关断，节省功耗。

公开(公告)号：CN117556776A

公开(公告)日：2024-02-13

申请号：CN202410048150.3

申请日：2024-01-12

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 梁英宗 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  邵亚利 ,  沈美根 ,  解尧明 ,  李东镁

IPC分类号： G06F30/392 ,  G06T17/00 ,  G06F30/3308

摘要： 本申请公开了一种平面版图三维建模方法和芯片仿真方法，属于芯片技术领域。所述建模方法包括：获取芯片的平面版图文件以及芯片流片的掩膜版图信息；基于所述掩膜版图信息，确定所述平面版图文件中所述芯片各层对应的结构层配置信息；基于所述平面版图文件和所述结构层配置信息，进行三维建模，得到所述芯片的三维对象模型。所述建模方法通过引入芯片流片的掩膜版图信息，确定出平面版图文件中芯片各层对应的结构层配置信息，对平面版图文件进行三维建模，可以将芯片的平面版图直接转换为三维模型，直观展示芯片结构，便于后续芯片仿真，建模过程简单，可以精准建立芯片对应的三维模型，缩短器件设计时间，降低芯片开发成本。

公开(公告)号：CN117542880A

公开(公告)日：2024-02-09

申请号：CN202410029501.6

申请日：2024-01-09

申请人： 北京智芯微电子科技有限公司

发明人： 安铁雷 ,  陈燕宁 ,  刘芳 ,  余山 ,  王凯 ,  吴波 ,  邓永峰 ,  连亚军

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、阱区、体区、漂移区、源极、漏极、栅极和场板，场板形成于漂移区内，场板形成区域为通过刻蚀工艺形成的碗状凹槽，场板包括内壁氧化层和氧化填充层，内壁氧化层形成于碗状凹槽贴近漂移区的槽壁和槽底，内壁氧化层为平滑的层状结构，在碗状凹槽内形成碗状填充区域，氧化填充层填充于碗状填充区域内，内壁氧化层的致密性大于氧化填充层的致密性。通过本发明提供的晶体管，能够减少场板的尖角结构，不易产生电场集中，提高击穿电压，改善可靠性，减小器件面积。

公开(公告)号：CN117316930B

公开(公告)日：2024-01-26

申请号：CN202311609661.X

申请日：2023-11-29

申请人： 北京智芯微电子科技有限公司

发明人： 陈燕宁 ,  邓永峰 ,  赵东艳 ,  吴波 ,  刘芳 ,  王凯 ,  李君建 ,  郁文 ,  张同 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC分类号： H01L23/60 ,  H10N97/00

摘要： 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于下极板上的第一绝缘介质；设于第一绝缘介质上的绝缘介质夹层，其中绝缘介质夹层包括第二、第三绝缘介质，第二绝缘介质的上表面具有凸起结构；设于绝缘介质夹层内且位于凸起结构上的金属层，其中金属层的边缘为平滑曲面结构，平滑曲面结构的配合面为切面，以及金属层与其边缘的平滑曲面结构一体成型；以及设于绝缘介质夹层上的上极板，其中上极板与金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处发生击穿导致器件失效的问题。