-
公开(公告)号：CN118610267B
公开(公告)日：2024-12-03
申请号：CN202411082428.5
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、有源阱区、体区、漂移区、源极、漏极和栅极，场板凹槽形成于漂移区；多晶硅夹心结构形成于场板凹槽内，包括第一多晶硅层和包裹在其外的密封氧化层，密封氧化层包括下氧化层和上氧化层；载流子吸引层，形成于多晶硅夹心结构下方的漂移区内；第二多晶硅层，形成于多晶硅夹心结构表面；第一多晶硅层与下氧化层构成第一场板结构；第二多晶硅层和多晶硅夹心结构构成第二场板结构；第二多晶硅层施加电压后，第一多晶硅层能存储电荷，控制载流子在漂移区的流通路径。本发明能存储大量电荷，提高电荷存储稳定性，改善表面自热效应，提高击穿电压。
-
公开(公告)号：CN118136615A
公开(公告)日：2024-06-04
申请号：CN202410546698.0
申请日：2024-05-06
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。
-
公开(公告)号：CN115863397B
公开(公告)日：2023-04-21
申请号：CN202310056857.4
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L29/16 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；异质结延伸区，形成于漂移区的上表面，异质结延伸区包括漂移延伸层和层叠设置于漂移延伸层之上的碳化硅延伸层，漂移延伸层与碳化硅延伸层具有不同的导电类型，漂移延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于异质结延伸区的两侧；栅极，形成于体区之上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够减轻漂移区表面电子的聚集，改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。
-
公开(公告)号：CN118136615B
公开(公告)日：2024-07-16
申请号：CN202410546698.0
申请日：2024-05-06
Applicant: 北京智芯微电子科技有限公司
Abstract: 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。
-
公开(公告)号：CN117556777A
公开(公告)日：2024-02-13
申请号：CN202410048392.2
申请日：2024-01-12
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/392 , G06T17/00 , G06F30/3308
Abstract: 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。
-
Patent Agency Ranking
公开(公告)号：CN115881778B
公开(公告)日：2023-05-05
申请号：CN202310056870.X
申请日：2023-01-19
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；漂移延伸区，形成于漂移区的上表面，漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层，第一延伸层与第二延伸层具有不同的导电类型，第一延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于漂移延伸区的两侧；栅极，形成于体区上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够改善晶体管的自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。
-
公开(公告)号：CN115911100A
公开(公告)日：2023-04-04
申请号：CN202310192045.2
申请日：2023-03-02
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：初始衬底；阱区，形成于初始衬底；体区和漂移区，形成于阱区；源极，形成于体区靠近漂移区一侧；载流子吸附层，形成于体区，载流子吸附层为横向延伸的非平坦构型，载流子吸附层的一端延伸至体区远离漂移区一侧，另一端延伸至源极并紧贴源极底部，载流子吸附层为第一导电类型离子重掺杂；二氧化硅隔离层，形成于阱区，并位于体区底部；漏极，形成于漂移区；栅极，形成于体区上；场板，形成于漂移区上。通过本发明提供的晶体管，能够减少载流子在体区内聚集，提高横向双扩散场效应晶体管的击穿电压。
-
公开(公告)号：CN119521738A
公开(公告)日：2025-02-25
申请号：CN202411532104.7
申请日：2024-10-30
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及半导体领域，提供一种延伸漏极MOS器件及制造方法、芯片。所述延伸漏极MOS器件包括：衬底、P型阱区、N型深阱区、浅槽隔离区、源区、漏区及栅极，浅槽隔离区包括第一浅槽隔离区、第二浅槽隔离区以及第三浅槽隔离区，第一浅槽隔离区位于栅极与漏区之间，第二浅槽隔离区位于漏区与衬底接口之间，第三浅槽隔离区位于源区与衬底接口之间；N型深阱区位于第一浅槽隔离区及漏区的下方，N型深阱区内设有第二P型阱区，第二P型阱区与第一浅槽隔离区纵向相接。本发明将内部有P型阱区的N型深阱区作为漂移区结构，提升了器件的击穿电压和安全工作区，该器件的制造方法与CMOS工艺完全兼容，降低了制造成本。
-
公开(公告)号：CN117852462B
公开(公告)日：2025-02-18
申请号：CN202311550020.1
申请日：2023-11-20
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC: G06F30/367 , G06F119/02 , G06F119/04 , G06F111/08 , G06F111/10 , G06F119/14 , G06F119/08
Abstract: 本申请公开可靠性仿真方法、可靠性仿真装置、仿真设备及非易失性计算机可读存储介质。方法包括获取电磁干扰信号的周期性干扰信号；对获取的电磁干扰信号周期性干扰信号进行高斯混合模拟，以获取高斯混合干扰信号时域函数；根据高斯混合干扰信号时域函数和预设加速因子模型，将周期性干扰信号转换为矩形脉冲信号，预设加速因子模型为正常工况下的预期失效时间和具有预设加速应力条件下的真实失效时间的比值，预设加速因子模型满足退化一致性条件；及将矩形脉冲信号作为输入边界条件，输入到预设的仿真软件仿真预设次数，以输出待仿真晶体管的退化率，退化率配置为表征待仿真晶体管的可靠性。如此，仿真结果可准确地反映待仿真晶体管的可靠性。
-
公开(公告)号：CN118610267A
公开(公告)日：2024-09-06
申请号：CN202411082428.5
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、有源阱区、体区、漂移区、源极、漏极和栅极，场板凹槽形成于漂移区；多晶硅夹心结构形成于场板凹槽内，包括第一多晶硅层和包裹在其外的密封氧化层，密封氧化层包括下氧化层和上氧化层；载流子吸引层，形成于多晶硅夹心结构下方的漂移区内；第二多晶硅层，形成于多晶硅夹心结构表面；第一多晶硅层与下氧化层构成第一场板结构；第二多晶硅层和多晶硅夹心结构构成第二场板结构；第二多晶硅层施加电压后，第一多晶硅层能存储电荷，控制载流子在漂移区的流通路径。本发明能存储大量电荷，提高电荷存储稳定性，改善表面自热效应，提高击穿电压。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.042 seconds)
