公开(公告)号：CN118016652A

公开(公告)日：2024-05-10

申请号：CN202410413710.0

申请日：2024-04-08

申请人： 北京智芯微电子科技有限公司 ,  国网辽宁省电力有限公司电力科学研究院 ,  国家电网有限公司

发明人： 吴祖谋 ,  吴波 ,  刘芳 ,  陈燕宁 ,  邓永峰 ,  李君建 ,  章明瑞 ,  董子斌 ,  王凯 ,  连亚军 ,  贾晨 ,  范维 ,  杨璐羽 ,  段方维

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。

公开(公告)号：CN118016652B

公开(公告)日：2024-08-23

申请号：CN202410413710.0

申请日：2024-04-08

申请人： 北京智芯微电子科技有限公司 ,  国网辽宁省电力有限公司电力科学研究院 ,  国家电网有限公司

发明人： 吴祖谋 ,  吴波 ,  刘芳 ,  陈燕宁 ,  邓永峰 ,  李君建 ,  章明瑞 ,  董子斌 ,  王凯 ,  连亚军 ,  贾晨 ,  范维 ,  杨璐羽 ,  段方维

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。

公开(公告)号：CN118610267A

公开(公告)日：2024-09-06

申请号：CN202411082428.5

申请日：2024-08-08

申请人： 北京智芯微电子科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  朱松超 ,  安铁雷 ,  连亚军 ,  柳先鹤 ,  郝新宇 ,  董子斌

IPC分类号： H01L29/78 ,  H01L29/40 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、有源阱区、体区、漂移区、源极、漏极和栅极，场板凹槽形成于漂移区；多晶硅夹心结构形成于场板凹槽内，包括第一多晶硅层和包裹在其外的密封氧化层，密封氧化层包括下氧化层和上氧化层；载流子吸引层，形成于多晶硅夹心结构下方的漂移区内；第二多晶硅层，形成于多晶硅夹心结构表面；第一多晶硅层与下氧化层构成第一场板结构；第二多晶硅层和多晶硅夹心结构构成第二场板结构；第二多晶硅层施加电压后，第一多晶硅层能存储电荷，控制载流子在漂移区的流通路径。本发明能存储大量电荷，提高电荷存储稳定性，改善表面自热效应，提高击穿电压。

公开(公告)号：CN117313625A

公开(公告)日：2023-12-29

申请号：CN202311605343.6

申请日：2023-11-29

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  北京航空航天大学

发明人： 朱亚星 ,  赵东艳 ,  戴飞 ,  陈燕宁 ,  刘芳 ,  吴波 ,  王柏清 ,  王凯 ,  宋斌斌 ,  连亚军

IPC分类号： G06F30/367 ,  G01R31/26 ,  G01N33/2022 ,  G06F119/04

摘要： 本发明提供一种MOS器件寿命预测方法、装置和电子设备，属于半导体器件技术领域。方法包括：基于对正常环境的MOS器件进行加速退化试验的试验结果获取关键电参数退化曲线；基于关键电参数退化曲线确定MOS器件的试验寿命；对正常环境的MOS器件进行可靠性仿真，基于仿真结果获取第一栅氧界面缺陷浓度退化曲线；基于第一栅氧界面缺陷浓度退化曲线与试验寿命，确定目标栅氧界面缺陷浓度；对电磁干扰环境的MOS器件进行可靠性仿真，基于仿真结果获取第二栅氧界面缺陷浓度退化曲线；基于第二栅氧界面缺陷浓度退化曲线与目标栅氧界面缺陷浓度，确定电磁干扰环境下MOS器件的预测寿命。本发明解决电磁干扰下MOS器件寿命难评估的缺陷。

公开(公告)号：CN115881778A

公开(公告)日：2023-03-31

申请号：CN202310056870.X

申请日：2023-01-19

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  付振 ,  刘芳 ,  赵扬 ,  朱松超 ,  邵亚利 ,  沈美根 ,  张东 ,  安铁雷 ,  连亚军 ,  朱亚星

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；漂移延伸区，形成于漂移区的上表面，漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层，第一延伸层与第二延伸层具有不同的导电类型，第一延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于漂移延伸区的两侧；栅极，形成于体区上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够改善晶体管的自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。

公开(公告)号：CN118136615A

公开(公告)日：2024-06-04

申请号：CN202410546698.0

申请日：2024-05-06

申请人： 北京智芯微电子科技有限公司

发明人： 王凯 ,  陈燕宁 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  宋斌斌 ,  连亚军 ,  郁文 ,  李君建 ,  张同 ,  朱亚星

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。

公开(公告)号：CN115863397B

公开(公告)日：2023-04-21

申请号：CN202310056857.4

申请日：2023-01-19

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  付振 ,  刘芳 ,  赵扬 ,  朱松超 ,  邵亚利 ,  安铁雷 ,  连亚军 ,  朱亚星

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L29/16 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；异质结延伸区，形成于漂移区的上表面，异质结延伸区包括漂移延伸层和层叠设置于漂移延伸层之上的碳化硅延伸层，漂移延伸层与碳化硅延伸层具有不同的导电类型，漂移延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于异质结延伸区的两侧；栅极，形成于体区之上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够减轻漂移区表面电子的聚集，改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。

公开(公告)号：CN118136615B

公开(公告)日：2024-07-16

申请号：CN202410546698.0

申请日：2024-05-06

申请人： 北京智芯微电子科技有限公司

发明人： 王凯 ,  陈燕宁 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  宋斌斌 ,  连亚军 ,  郁文 ,  李君建 ,  张同 ,  朱亚星

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本公开涉及半导体集成电路技术领域，具体涉及一种薄膜电阻及其制备方法、电子器件、芯片和电子设备。根据本公开实施例提供的技术方案，通过在薄膜电阻材料层下方设置包括一个或多个梳状结构层的梳状结构，可以有效地平衡电阻的生长应力，减少应力集中现象，增强薄膜电阻材料层的机械稳定性，充分提升电阻的平整度和均一性，降低材料表面缺陷；进一步地，在与衬底垂直的平面上，薄膜电阻材料层的边缘与梳状结构的边缘以及衬底的边缘对齐时，可有效避免光刻过程中由于不规则反射效应造成的电阻损伤，降低材料内部缺陷，从而综合提升温度稳定性，由此大幅度降低了电阻的温度系数，提升了电阻的精度水平，进而满足了芯片产品的应用需求。

公开(公告)号：CN117556777A

公开(公告)日：2024-02-13

申请号：CN202410048392.2

申请日：2024-01-12

申请人： 北京智芯微电子科技有限公司

发明人： 邓永峰 ,  梁英宗 ,  吴波 ,  刘芳 ,  解尧明 ,  王凯 ,  张同 ,  李君建 ,  连亚军 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC分类号： G06F30/392 ,  G06T17/00 ,  G06F30/3308

摘要： 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。

公开(公告)号：CN115881778B

公开(公告)日：2023-05-05

申请号：CN202310056870.X

申请日：2023-01-19

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  付振 ,  刘芳 ,  赵扬 ,  朱松超 ,  邵亚利 ,  沈美根 ,  张东 ,  安铁雷 ,  连亚军 ,  朱亚星

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底；阱区，形成于衬底；体区和漂移区，形成于阱区；漂移延伸区，形成于漂移区的上表面，漂移延伸区包括第一延伸层和层叠设置于第一延伸层之上的第二延伸层，第一延伸层与第二延伸层具有不同的导电类型，第一延伸层与漂移区具有相同的导电类型；氧化介质层，形成于漂移区的上表面，位于漂移延伸区的两侧；栅极，形成于体区上；源极，形成于体区；漏极，形成于漂移区。通过本发明提供的晶体管，能够改善晶体管的自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件性能和可靠性。