-
公开(公告)号：CN100397657C
公开(公告)日：2008-06-25
申请号：CN200410098350.2
申请日：2004-12-03
Applicant: 株式会社东芝
IPC: H01L29/78 , H01L27/092 , H01L29/43
CPC classification number: H01L29/4908 , H01L21/28052 , H01L21/28097 , H01L21/823835 , H01L21/823842 , H01L21/82385 , H01L21/84 , H01L27/092 , H01L27/1203 , H01L29/4975 , H01L29/517 , H01L29/66643 , H01L29/785
Abstract: 一种半导体器件，包括：硅衬底、形成在所述硅衬底的表面上的n型沟道区、与所述n型沟道区的表面相对形成的n型源区和n型漏区、形成在所述n型源区和所述n型漏区之间的所述n型沟道区的所述表面上的第一栅绝缘膜、形成在所述第一栅绝缘膜上的具有金属元素M和第一IV族半导体元素Si1-aGea(0≤a≤1)的化合物的第一栅极、形成在所述硅衬底的所述表面上的p型沟道区、与所述p型沟道区的表面相对形成的p型源区以及p型漏区、形成在所述p型源区以及所述p型漏区之间的所述p型沟道区的所述表面上的第二栅绝缘膜、形成在所述第二栅绝缘膜上的具有所述金属元素M和第二IV族半导体元素Si1-cGec(0≤c≤1，a≠c)的化合物的第二栅极。
-
公开(公告)号：CN1838415A
公开(公告)日：2006-09-27
申请号：CN200610068044.3
申请日：2006-03-24
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L29/788 , H01L21/8247 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7881 , H01L27/115 , H01L27/11521 , H01L29/42324
Abstract: 一种非易失性半导体存储器件，包括半导体衬底；形成在半导体衬底中的多个隔离区域；形成在相邻隔离区域之间的元件形成区域；提供在元件形成区域上的第一栅极绝缘膜；提供在第一栅极绝缘膜上的浮栅电极，在沿着垂直于隔离区域延伸方向的方向上的剖面中，浮栅电极面对元件形成区域的下边缘的宽度小于元件形成区域的宽度；提供在浮栅电极上的第二栅极绝缘膜；和提供在第二栅极绝缘膜上的控制栅极电极。
-
公开(公告)号：CN1819258A
公开(公告)日：2006-08-16
申请号：CN200610004581.1
申请日：2006-02-09
Applicant: 株式会社东芝
CPC classification number: H04L63/0853 , H04L63/1441 , H04W12/06 , H04W12/12
Abstract: 本发明使防止“欺骗，并且尽可能有效地不导致附加管理成本成为可能。被认证装置包括：至少一个被认证元件，用于相对于连续的输入信号生成具有在制造时自发变化的特性的输出信号。被认证元件的特性被用作个体所独有的信息。
-
公开(公告)号：CN1591906A
公开(公告)日：2005-03-09
申请号：CN200410068632.8
申请日：2004-09-03
Applicant: 株式会社东芝
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/785 , H01L21/84 , H01L27/1203 , H01L29/458 , H01L29/6653 , H01L29/6659 , H01L29/66643 , H01L29/66772 , H01L29/66795 , H01L29/7833 , H01L29/7839 , H01L29/78618 , H01L29/78645
Abstract: 提供一种场效应型晶体管及其制造方法，可以降低源·漏的寄生电阻，抑制短沟道效应且降低泄露电流。该场效应型晶体管，包括：构成沟道区的第一半导体区；在上述第一半导体区上夹着栅绝缘膜形成的栅电极；对应于上述栅电极，在上述第一半导体区的两侧形成的源·漏电极；以及在上述第一半导体区和上述源·漏电极之间分别形成的、杂质浓度比上述第一半导体区高的第二半导体区，且上述第二半导体区的与上述沟道区相接的部分，在无电压施加的状态下在整个沟道长度方向上被耗尽化。沟道长度方向上的厚度小于等于10nm，且形成为比由杂质浓度决定的耗尽层宽度更薄。
-
公开(公告)号：CN103106158B
公开(公告)日：2016-10-26
申请号：CN201210279821.4
申请日：2012-08-08
Applicant: 株式会社东芝
CPC classification number: G06F17/30587 , G06F12/0292
Abstract: 公开了一种包括键‑值存储的存储器系统。根据一个实施例，包括键‑值存储（该存储包含键‑值数据作为键和对应于该键的值的对）的存储器系统包括第一存储器（14）、控制电路（11）以及第二存储器（12）。第一存储器（14）被配置成包含用于存储数据的数据区域以及包含键‑值数据的表区域。控制电路（11）被配置成通过寻址来执行对第一存储器（14）的写入和读取，并执行基于键‑值存储的请求。第二存储器（12）被配置成根据来自控制电路（11）的指令而存储键‑值数据。控制电路（11）通过使用存储在所述第一存储器（14）中的键‑值数据以及存储在所述第二存储器（12）中的键‑值数据来执行集合操作。
-
Patent Agency Ranking
公开(公告)号：CN102929793A
公开(公告)日：2013-02-13
申请号：CN201210279967.9
申请日：2012-08-08
Applicant: 株式会社东芝
IPC: G06F12/06
CPC classification number: G06F17/30982 , G06F12/0246 , G06F17/30097 , G06F17/3012 , G06F2212/7201
Abstract: 公开了包括键-值存储的存储器系统。根据一个实施例，包括键-值存储的存储器系统（10）包括接口（11）、存储块（16）、地址获取电路（14）和控制器（13），键-值存储包含作为键和与键相对应的值的对的键-值数据。接口（11）接收数据写入/读取请求或基于键-值存储的请求。存储块（16）具有用于存储数据的数据区域（161）和包含键-值数据的元数据表（162）。地址获取电路（14）响应于键的输入而获取第一地址。控制器（13）执行对存储块（16）的数据写入/读取请求，以及向存储块（16）输出获取的第一地址并执行基于键-值存储的请求。控制器（13）经由接口（11）输出与键相对应的值。
-
公开(公告)号：CN102708073A
公开(公告)日：2012-10-03
申请号：CN201110274966.0
申请日：2011-09-16
Applicant: 株式会社东芝
IPC: G06F13/16
CPC classification number: H04L49/253 , G06F3/0605 , G06F3/0635 , G06F3/0656 , G06F3/0658 , G06F3/0683 , H04L12/6418 , H04L45/74
Abstract: 本发明提供一种存储装置、存储系统以及数据处理方法。根据一个实施方式,存储装置包括具备多个输入端口、多个输出端口、选择器、包控制器以及存储器的多个存储器节点。上述选择器将输入到上述输入端口的包输出到上述输出端口。上述包控制器控制上述选择器的输出。上述存储器存储数据。上述存储器节点彼此之间通过上述输入端口以及上述输出端口相互地连接。上述存储器节点具有由物理位置确定的物理地址。上述包控制器在接收了不是发给自身的存储器节点的包的情况下，根据至少包含上述包的发送目的地地址和上述自身的存储器节点的地址的信息，切换输出上述包的上述输出端口。
-
公开(公告)号：CN102473642A
公开(公告)日：2012-05-23
申请号：CN200980160136.6
申请日：2009-07-08
Applicant: 株式会社东芝
IPC: H01L21/336 , H01L29/78 , H01L29/786
CPC classification number: H01L29/66742 , H01L29/045 , H01L29/1054 , H01L29/267 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/785 , H01L29/78681 , H01L29/78684
Abstract: 一种半导体装置的制造方法，该半导体装置在MISFET的沟道区域使用高迁移率沟道材料，该制造方法包括：在表面部具有与表面垂直的方向的结晶方位为[110]方向的Si1-xGex(x＜0.5)的支撑基板的表面部上，以使栅极长度方向的端部的面方位成为与上述[110]方向正交的{111}面的方式形成伪栅极的工序；将伪栅极用作掩模，在基板的表面部形成源极/漏极区域的工序；在伪栅极的侧部埋入形成绝缘膜的工序；将绝缘膜用作掩模，去除伪栅极，进而去除基板的源极/漏极区域间的工序；在源极/漏极区域间生长III-V族半导体或Ge构成的沟道区域的工序；以及在沟道区域上隔着栅极绝缘膜形成栅极电极的工序。
-
公开(公告)号：CN100524808C
公开(公告)日：2009-08-05
申请号：CN200610004581.1
申请日：2006-02-09
Applicant: 株式会社东芝
CPC classification number: H04L63/0853 , H04L63/1441 , H04W12/06 , H04W12/12
Abstract: 本发明使防止“欺骗”并且尽可能有效地不导致附加管理成本成为可能。被认证装置包括：至少一个被认证元件，用于相对于连续的输入信号生成具有在制造时自发变化的特性的输出信号。被认证元件的特性被用作个体所独有的信息。
-
公开(公告)号：CN100461427C
公开(公告)日：2009-02-11
申请号：CN200610068044.3
申请日：2006-03-24
Applicant: 株式会社东芝
IPC: H01L27/115 , H01L29/788 , H01L21/8247 , H01L21/336 , H01L21/28
CPC classification number: H01L29/7881 , H01L27/115 , H01L27/11521 , H01L29/42324
Abstract: 一种非易失性半导体存储器件，包括半导体衬底；形成在半导体衬底中的多个隔离区域；形成在相邻隔离区域之间的元件形成区域；提供在元件形成区域上的第一栅极绝缘膜；提供在第一栅极绝缘膜上的浮栅电极，在沿着垂直于隔离区域延伸方向的方向上的剖面中，浮栅电极面对元件形成区域的下边缘的宽度小于元件形成区域的宽度；提供在浮栅电极上的第二栅极绝缘膜；和提供在第二栅极绝缘膜上的控制栅极电极。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.02 seconds)
