-
公开(公告)号：CN113658873A
公开(公告)日：2021-11-16
申请号：CN202110935960.7
申请日：2021-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/498
Abstract: 本揭露是有关于一种半导体系统封装及其制造方法。所述方法包括：通过形成嵌置在钝化材料中的导电迹线的堆叠来形成局部有机内连线；在钝化材料之上形成第一局部接触件及第二局部接触件，第二局部接触件通过所述堆叠的第一导电迹线电耦合到第一局部接触件。所述方法还包括在局部有机内连线的相对侧上形成背侧重布线层及前侧重布线层，其中模塑穿孔将背侧重布线层与前侧重布线层电耦合到彼此。在背侧重布线层之上形成第一外部接触件及第二外部接触件，以用于安装半导体器件，第一外部接触件与第二外部接触件通过局部有机内连线电连接到彼此。将内连结构贴合到前侧重布线层，以用于进一步布线。多个外部连接件电耦合到背侧重布线层处的外部接触件。
-
公开(公告)号：CN110880457B
公开(公告)日：2021-10-22
申请号：CN201910831648.6
申请日：2019-09-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L21/48 , H01L21/56 , H01L23/485 , H01L23/498
Abstract: 一种方法包括在载体上方形成复合材料层，该复合材料层包括结合到基底材料中的填充材料的颗粒，在复合材料层的第一侧上方形成一组通孔，将管芯附接在复合材料层的第一侧上方，管芯与该组通孔间隔开，在复合材料层的第一侧上方形成模制材料，模制材料最少横向密封管芯和该组通孔的通孔，在管芯和模制材料上方形成再分布结构，再分布结构电连接到通孔，在与第一侧相对的复合材料层的第二侧中形成开口，以及在开口中形成导电连接件，导电连接件电连接到通孔。本发明的实施例还涉及半导体封装件及其形成方法。
-
公开(公告)号：CN110610907B
公开(公告)日：2021-10-22
申请号：CN201910517224.2
申请日：2019-06-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了集成电路封装件及其形成方法。方法包括形成第一管芯结构。第一管芯结构包括接合至载体的管芯堆叠件和堆叠的伪结构。形成第二管芯结构。第二管芯结构包括第一集成电路管芯。通过将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构。管芯堆叠件的最顶集成电路管芯是管芯堆叠件距离载体最远的集成电路管芯。对第一管芯结构实施分割工艺以形成多个单独的管芯结构。分割工艺将堆叠的伪结构分割成多个单独的堆叠的伪结构。本发明还涉及半导体结构和形成半导体结构的方法。
-
公开(公告)号：CN110391146B
公开(公告)日：2021-10-22
申请号：CN201910318651.8
申请日：2019-04-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种方法包括：拾取第一封装组件，去除第一封装组件的电连接件上的氧化物层，在去除氧化物层之后，将第一封装组件放置在第二封装组件上，以及将第一封装组件接合到第二封装组件。本发明的实施例还涉及利用预先去氧化物工艺的接合及其执行装置。
-
公开(公告)号：CN113496899A
公开(公告)日：2021-10-12
申请号：CN202110161884.9
申请日：2021-02-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L23/488
Abstract: 方法包括形成多个介电层，该工艺包括：形成具有第一厚度的第一多个介电层；以及形成具有小于第一厚度的第二厚度的第二多个介电层。第一多个介电层和第二多个介电层交替布置。方法还包括形成连接的以形成导电路径的多个再分布线，该工艺包括：形成第一多个再分布线，每个位于第一多个介电层中的一个中；以及形成第二多个再分布线，每个位于第二多个介电层中中的一个中。本申请的实施例还涉及封装件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113363162A
公开(公告)日：2021-09-07
申请号：CN202110466169.6
申请日：2021-04-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/768 , H01L23/528
Abstract: 方法包括：在第一芯片的前侧上形成集成电路；对该第一芯片执行背侧研磨以露出该第一芯片中的多个导通孔；以及使用镶嵌工艺在该第一芯片的背侧上形成第一桥式结构。该桥式结构具有第一接合焊盘、第二接合焊盘以及将该第一接合焊盘电连接到该第二接合焊盘的导电迹线。该方法还包括通过面对背接合将第二芯片和第三芯片接合到该第一芯片。该第二芯片的第三接合焊盘接合到该第一芯片的该第一接合焊盘。该第三芯片的第四接合焊盘接合到该第一芯片的该第二接合焊盘。本申请的实施例还涉及半导体封装件及其形成方法。
-
公开(公告)号：CN113314505A
公开(公告)日：2021-08-27
申请号：CN202110210546.X
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L23/498
Abstract: 一种集成电路封装在核心衬底的两侧上包括对称的重布线结构。在一实施例中，半导体封装包括核心衬底、包括一个或多个层的第一重布线结构、包括一个或多个层的第二重布线结构、第一集成电路管芯以及一组外部导电特征。核心衬底设置在第一重布线结构与第二重布线结构之间，第一集成电路管芯设置在第一重布线结构的与核心衬底相对的一侧，一组外部导电特征设置在第二重布线结构的与核心衬底相对的一侧。第一重布线结构及第二重布线结构具有相对于核心衬底彼此对称的重布线层。
-
公开(公告)号：CN113223970A
公开(公告)日：2021-08-06
申请号：CN202110434987.8
申请日：2021-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/50 , H01L23/488 , H01L23/498
Abstract: 方法包括：在衬底中形成通孔组，该组通孔部分地穿透衬底的厚度。第一连接件形成在衬底第一侧上的该通孔组上方。衬底的第一侧附接到载体。衬底从第二侧被减薄以暴露该通孔组。第二连接件形成在衬底第二侧上的通孔组上方。器件管芯接合到第二连接件。衬底被分割成多个封装件。本申请的实施例还涉及半导体结构及其制造方法。
-
公开(公告)号：CN113140471A
公开(公告)日：2021-07-20
申请号：CN202110053609.5
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L23/538
Abstract: 一种器件包括：互连器件，连接至再分布结构，其中，互连器件包括导电布线，所述导电布线连接至设置在互连器件的第一侧上的导电连接器；模制材料，至少横向地围绕互连器件；金属化图案，位于模制材料和互连器件的第一侧上方，其中，金属化图案电连接至导电连接器；第一外部连接器，连接至金属化图案；以及半导体器件，连接至第一外部连接器。本申请的实施例还涉及封装件和半导体器件及其制造方法。
-
公开(公告)号：CN113097130A
公开(公告)日：2021-07-09
申请号：CN202110244176.1
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 在实施例中，器件包括：包括第一衬底和第一互连结构的第一晶圆，第一互连结构的侧壁与第一衬底的侧壁形成钝角；以及接合到该第一晶圆的第二晶圆，该第二晶圆包括第二衬底和第二互连结构，第一衬底的侧壁从该第二衬底的侧壁和该第二互连结构的侧壁横向地偏移。本申请的实施例还涉及半导体器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
1186
records
(took 0.063 seconds)
