公开(公告)号：CN114883196A

公开(公告)日：2022-08-09

申请号：CN202110661512.2

申请日：2021-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L21/48 ,  H01L23/498

Abstract: 本公开提供一种半导体器件和制造方法，所述半导体器件包括：重布线结构；多个核心衬底，使用导电连接件附接到重布线结构，多个核心衬底中的每一核心衬底包括多个导电柱；以及一或多个模制层，包封多个核心衬底，其中一或多个模制层沿多个核心衬底的侧壁延伸，且其中一或多个模制层沿导电柱中的每一个的侧壁的一部分延伸。

公开(公告)号：CN111106065B

公开(公告)日：2022-06-28

申请号：CN201910538003.3

申请日：2019-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 程仲良 ,  吴俊毅 ,  方子韦 ,  赵皇麟

IPC: H01L21/8234

Abstract: 本发明的实施例提供一种形成集成电路器件的方法的示例，其中，所述集成电路器件具有设置在沟道区和栅极介电质之间界面层。在一些示例中，所述方法包括接收具有衬底和鳍的工件，所述鳍具有设置在所述衬底上的沟道区。界面层形成在所述鳍的沟道区上，且栅极介电层形成在所述界面层上。第一覆盖层形成在所述栅极介电层上，且第二覆盖层形成在所述第一覆盖层上。在所述工件上执行退火工艺，所述退火工艺被配置为使第一材料从所述第一覆盖层扩散到所述栅极介电层中。可在制造工具的同一腔室中执行所述第一覆盖层和第二覆盖层的形成和退火工艺。本发明的实施例还提供了具有界面层的栅极结构和集成电路的制造方法。

公开(公告)号：CN114628363A

公开(公告)日：2022-06-14

申请号：CN202210169751.0

申请日：2022-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华

IPC: H01L23/538 ,  H01L23/16 ,  H01L25/065 ,  H01L25/18

Abstract: 本发明实施例提供一种半导体组件及其形成方法。一种半导体组件包括：重布线结构；集成电路封装，贴合到重布线结构的第一侧；以及芯体衬底，利用第一导电连接件及第二导电连接件耦合到重布线结构的第二侧。第二侧与第一侧相对。半导体组件还包括：包含介电材料的芯体衬底的顶部层以及设置在重布线结构与芯体衬底之间的芯片。芯片夹置在介电材料的侧壁之间。

公开(公告)号：CN114628259A

公开(公告)日：2022-06-14

申请号：CN202110608087.0

申请日：2021-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  刘重希

IPC: H01L21/50 ,  H01L21/48 ,  H01L23/488 ,  H01L23/498

Abstract: 本发明实施例提供一种半导体器件及其形成方法。在实施例中，一种用于制造半导体器件的方法包括：在载体衬底上形成重布线结构；利用第一各向异性导电膜将多个芯体衬底实体连接及电连接到重布线结构，第一各向异性导电膜包含介电材料及多个导电颗粒；以及将所述多个芯体衬底与重布线结构按压在一起，以利用第一各向异性导电膜中的多个导电颗粒在所述多个芯体衬底与重布线结构之间形成多个导电路径。所述方法还包括利用包封体包封所述多个芯体衬底。所述方法还包括将集成电路封装贴合到重布线结构，重布线结构位于集成电路封装与所述多个芯体衬底之间，集成电路封装在侧向上与所述多个芯体衬底中的第一芯体衬底及第二芯体衬底交叠。

公开(公告)号：CN111261608B

公开(公告)日：2022-06-03

申请号：CN201911203412.4

申请日：2019-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘重希 ,  吴俊毅 ,  李建勋

IPC: H01L23/485 ,  H01L23/498 ,  H01L25/18 ,  H01L21/60

Abstract: 在实施例中，一种器件包括：集成电路管芯；密封剂，至少部分地密封集成电路管芯；导电通孔，延伸穿过密封剂；再分布结构，位于密封剂上，再分布结构包括：金属化图案，电耦合至导电通孔和集成电路管芯；介电层，位于金属化图案上，该介电层具有10μm至30μm的第一厚度；以及第一凸块下金属(UBM)，具有延伸穿过介电层的第一通孔部分和位于介电层上的第一凸块部分，第一UBM物理和电耦合至金属化图案，第一通孔部分具有第一宽度，第一厚度与第一宽度的比率为1.33至1.66。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113764392A

公开(公告)日：2021-12-07

申请号：CN202111011750.5

申请日：2021-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  夏兴国 ,  丁国强 ,  吴俊毅 ,  郭鸿毅 ,  侯上勇

IPC: H01L25/16 ,  H01L23/538 ,  H01L23/66 ,  H01L21/50

Abstract: 一种光子封装及制造方法，光子封装包括：硅波导，位于氧化物层的第一侧上；光子器件，位于氧化物层的第一侧上，其中光子器件耦合到硅波导；重布线结构，位于氧化物层的第一侧之上，其中重布线结构电连接到光子器件；混合内连线结构，位于氧化物层的第二侧上，其中混合内连线结构包括通过介电层隔开的氮化硅波导的堆叠；以及贯穿孔，延伸穿过混合内连线结构及氧化物层，其中贯穿孔与重布线结构进行实体连接及电连接。

公开(公告)号：CN110581077B

公开(公告)日：2021-10-22

申请号：CN201910184027.3

申请日：2019-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建勋 ,  吴俊毅 ,  李建勋 ,  刘重希

IPC: H01L21/56 ,  H01L21/683 ,  H01L23/31 ,  H01L25/18 ,  H01L21/60 ,  H01L23/488 ,  H01L23/482

Abstract: 本发明的实施例提供了形成封装件的方法，该方法包括将封装组件放置在载体上方，将封装组件密封在密封剂中，以及在封装组件上方形成电连接至封装组件的第一连接结构。形成第一连接结构包括：在封装组件上方形成电连接至封装组件的第一通孔组，在第一通孔组上方形成接触第一通孔组的第一导电迹线，在第一导电迹线上面形成接触第一导电迹线的第二通孔组，其中，第一通孔组和第二通孔组的每个均包括多个通孔，在第二通孔组上方形成接触第二通孔组的第二导电迹线，在第二导电迹线上面形成接触第二导电迹线的顶部通孔，以及在顶部通孔上方形成接触顶部通孔的凸块下金属(UBM)。本发明的实施例还提供了封装件。

公开(公告)号：CN113140532A

公开(公告)日：2021-07-20

申请号：CN202010229007.6

申请日：2020-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建勋 ,  余振华 ,  刘重希 ,  吴俊毅 ,  王守怡

IPC: H01L23/48

Abstract: 在实施例中，一种器件包括：半导体器件；以及重布线结构，包括：第一介电层；第一接地特征，位于第一介电层上；第二接地特征，位于第一介电层上；第一对传输线，位于第一介电层上，第一对传输线在侧向上设置在第一接地特征与第二接地特征之间，第一对传输线电耦合到半导体器件；第二介电层，位于第一接地特征、第二接地特征及第一对传输线上；以及第三接地特征，在侧向上沿第二介电层延伸且延伸穿过第二介电层，第三接地特征在实体上耦合到及电耦合到第一接地特征及第二接地特征，其中第一对传输线沿第三接地特征的长度连续地延伸。

公开(公告)号：CN110323143B

公开(公告)日：2021-05-18

申请号：CN201910245042.4

申请日：2019-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  李建勋 ,  吴俊毅

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/485 ,  H01L21/60 ,  H01L23/488 ,  H01L23/49

Abstract: 一种方法包括将第一封装件接合到第二封装件以形成第三封装件，其中第一封装件是InFO封装件，InFO封装件包括：第一多个封装组件；第一密封材料，将第一多个封装组件密封在其中。第一多个封装组件包括器件管芯。该方法还包括将第三封装件的至少一部分放入PCB中的凹槽中，其中凹槽从PCB的顶面延伸到PCB的顶面和底面之间的中间层级。实施引线接合以将第三封装件电连接到PCB。本发明的实施例还涉及包括多芯片模块的电子卡。

公开(公告)号：CN112687665A

公开(公告)日：2021-04-20

申请号：CN202010235485.8

申请日：2020-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  余振华 ,  侯上勇

IPC: H01L25/065 ,  H01L21/98 ,  H01L21/50 ,  H01L21/56 ,  H01L23/31 ,  H01L23/488

Abstract: 一种半导体器件及其形成方法，半导体器件包括：第一晶片上芯片(CoW)器件，具有第一中介层及贴合到第一中介层的第一侧的第一管芯；第二晶片上芯片器件，具有第二中介层及贴合到第二中介层的第一侧的第二管芯，第二中介层与第一中介层在横向上间隔开；以及重布线结构，沿第一中介层的与所述第一中介层的第一侧相对的第二侧延伸，且沿第二中介层的与所述第二中介层的第一侧相对的第二侧延伸，所述重布线结构从第一晶片上芯片器件连续延伸到第二晶片上芯片器件。