公开(公告)号：CN113451150B

公开(公告)日：2024-12-24

申请号：CN202110644439.8

申请日：2021-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 夏兴国 ,  余振华 ,  丁国强 ,  侯上勇

IPC: H01L21/50 ,  H01L25/16 ,  G02B6/12 ,  G02B6/13

Abstract: 方法包括形成第一光子封装件，其中，形成第一光子封装件包括：图案化硅层以形成第一波导，其中，硅层位于氧化物层上，并且其中，氧化物层位于衬底上；形成延伸至衬底中的通孔；在第一波导和通孔上方形成第一再分布结构，其中，第一再分布结构电连接至通孔；将第一半导体器件连接至第一再分布结构；去除衬底的第一部分以形成第一凹槽，其中，第一凹槽暴露氧化物层；以及利用第一介电材料填充第一凹槽以形成第一介电区域。本申请的实施例还涉及封装件及其制造方法。

公开(公告)号：CN113140516B

公开(公告)日：2024-03-12

申请号：CN202011310609.0

申请日：2020-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士庭 ,  卢思维 ,  陈伟铭 ,  丁国强 ,  侯上勇 ,  吴集锡

IPC: H01L21/98 ,  H01L25/16 ,  H10B80/00

Abstract: 本发明的实施例涉及封装件及其形成方法。一种形成封装件的方法包括将半导体器件附接到中介层结构，将中介层结构附接到第一载体衬底，将集成的无源器件附接到第一载体衬底，在半导体器件和集成的无源器件上方形成密封剂，将第一载体衬底分离，将密封剂和半导体器件附接到第二载体衬底，在密封剂、中介层结构和集成无源器件上形成第一再分布结构，其中，第一再分布结构接触中介层结构和集成无源器件，以及在第一再分布结构上的形成外部连接件。

公开(公告)号：CN116741715A

公开(公告)日：2023-09-12

申请号：CN202310415912.4

申请日：2023-04-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈文维 ,  黄松辉 ,  侯上勇 ,  詹森博 ,  黄思博 ,  黄冠育

IPC: H01L23/31 ,  H01L23/48 ,  H01L23/485 ,  H01L21/56

Abstract: 一种半导体器件，包括：衬底；多个管芯，附接至衬底的第一侧；模制材料，位于所述多个管芯周围的衬底的第一侧上；第一重分布结构，位于衬底的与第一侧相对的第二侧上，第一重分布结构包括介电层和位于介电层中的导电部件，导电部件包括导电线、通孔以及与导电线和通孔隔离的伪金属图案；以及导电连接器，附接至第一重分布结构的背向衬底的第一表面。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN114927492A

公开(公告)日：2022-08-19

申请号：CN202210111801.X

申请日：2022-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  陈伟铭 ,  丁国强 ,  胡宪斌 ,  邱文智 ,  余振华

IPC: H01L23/498 ,  H01L21/48 ,  H01L23/31

Abstract: 实施例包括封装件和用于形成封装件的方法，该封装件包括具有由介电材料制成的衬底的中介层。中介层也可以包括位于衬底上方的再分布结构，该再分布结构包括在包括多个横向重叠图案化曝光的图案化工艺中缝合在一起的金属化图案。本申请的实施例还涉及封装器件。

公开(公告)号：CN113380740A

公开(公告)日：2021-09-10

申请号：CN202011014450.8

申请日：2020-09-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄松辉 ,  侯上勇 ,  黄冠育

IPC: H01L23/48 ,  H01L23/482 ,  H01L23/498 ,  H01L23/24

Abstract: 一种封装包括第一管芯、第二管芯、半导体框架以及加强结构。第一管芯具有第一表面及与第一表面相对的第二表面。第一管芯包括在第一表面上的凹槽。第二管芯及半导体框架并排配置在第一管芯的第一表面上。半导体框架具有暴露出第一管芯的凹槽的至少一个凹口。加强结构配置在第一管芯的第二表面上。加强结构包括与凹槽对准的第一部分。

公开(公告)号：CN113206068A

公开(公告)日：2021-08-03

申请号：CN202010946031.1

申请日：2020-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈文维 ,  黄松辉 ,  侯上勇 ,  黄冠育

IPC: H01L25/065 ,  H01L21/98 ,  H01L23/31 ,  H01L21/56

Abstract: 一种半导体封装件包含插入件、管芯、密封体。每一管芯包含有源表面、背侧表面、侧表面。背侧表面与有源表面相对。侧表面使有源表面接合到背侧表面。密封体包含第一材料且横向地包覆管芯。管芯电连接到插入件且并排安置在插入件上，其中相应背侧表面背对插入件。至少一个管芯包含外部角。圆角结构形成在外部角处。圆角结构包含不同于第一材料的第二材料。外部角由至少一个管芯的背侧表面和一对相邻侧表面形成。一对相邻侧表面中的侧表面具有一共同第一边缘。一对相邻侧表面中的每一侧表面不面向其它管芯并且具有与至少一个管芯的背侧表面共同的一第二边缘。

公开(公告)号：CN112713131A

公开(公告)日：2021-04-27

申请号：CN202010867302.4

申请日：2020-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄冠育 ,  黄松辉 ,  侯上勇

IPC: H01L23/488 ,  H01L21/60

Abstract: 一种半导体器件、一种电子器件以及其制造方法。半导体器件包含电路衬底、半导体封装、连接端子和支撑件。电路衬底具有第一侧和与第一侧相对的第二侧。半导体封装连接到电路衬底的第一侧。连接端子位于电路衬底的第二侧上且经由电路衬底电连接到半导体封装。支撑件位于连接端子旁边的电路衬底的第二侧上。支撑件的材料具有比连接端子的熔融温度高的熔融温度。

公开(公告)号：CN110473842A

公开(公告)日：2019-11-19

申请号：CN201910384743.6

申请日：2019-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄冠育 ,  黄松辉 ,  许书嘉 ,  陈律任 ,  刘亦玮 ,  侯上勇 ,  赖瑞协 ,  陈琮瑜 ,  黄建元 ,  陈又维

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/07 ,  H01L21/60

Abstract: 本公开提供一种芯片封装结构，其包含基板、第一芯片结构和第二芯片结构、保护层、第一抗翘曲凸块以及导电凸块。基板具有第一表面和与第一表面相反的第二表面，第一芯片结构和第二芯片结构设置在第一表面上，保护层在第一表面上并且围绕第一芯片结构和第二芯片结构，保护层的一部分位于第一芯片结构和第二芯片结构之间，第一抗翘曲凸块在第二表面上并且延伸穿过保护层的上述部分。导电凸块在第二表面上并且电连接到第一芯片结构或第二芯片结构，第一抗翘曲凸块比导电凸块宽。

公开(公告)号：CN109768035A

公开(公告)日：2019-05-17

申请号：CN201811305408.4

申请日：2018-11-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏文信 ,  胡宪斌 ,  侯上勇 ,  吴集锡 ,  余振华 ,  庄文荣 ,  陈俊哲 ,  林志明 ,  林志清 ,  黄诗雯 ,  张俊华 ,  谢宗扬

IPC: H01L25/07 ,  H01L23/31 ,  H01L23/498 ,  H01L23/522 ,  H01L23/538

Abstract: 一种中介层衬底制造为具有位于邻近的区域之间的划线区域。在一个实施例中，利用单独的曝光中间掩模以图案化划线区域。曝光中间掩模以图案化划线区域将形成曝光区域，其重叠并悬置该曝光区域用于形成邻近的区域。本发明实施例涉及半导体器件和制造方法。

公开(公告)号：CN109119383A

公开(公告)日：2019-01-01

申请号：CN201810290924.8

申请日：2018-03-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈伟铭 ,  叶庭聿 ,  陈家新 ,  俞笃豪 ,  丁国强 ,  侯上勇 ,  吴集锡

IPC: H01L23/31 ,  H01L21/60

Abstract: 本发明实施例涉及半导体结构及其制作方法。一种半导体结构包括：第一衬底，其包括第一表面及与所述第一表面相对的第二表面；第一裸片，其放置于所述第一衬底的所述第二表面上方；多个第一导电凸块，其放置于所述第一裸片与所述第一衬底之间；模塑件，其放置于所述第一衬底上方且环绕所述第一裸片及所述多个第一导电凸块；第二衬底，其放置于所述第一衬底的所述第一表面下方；多个第二导电凸块，其放置于所述第一衬底与所述第二衬底之间；及第二裸片，其放置于所述第一衬底与所述第二衬底之间。