-
公开(公告)号：CN110323278A
公开(公告)日：2019-10-11
申请号：CN201811481828.8
申请日：2018-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/768
Abstract: 一种半导体装置包括一薄层，包含有半导体材料且上述薄层包括向外突出的鳍状结构。一隔离结构，设置于上述薄层上方，但不在鳍状结构上方。第一间隔物及第二间隔物，设置于隔离结构上方及鳍状结构的相对的两侧壁上。第一间隔物设置于鳍状结构的第一侧壁上。第二间隔物设置于鳍状结构相对于第一侧壁的第二侧壁上。且第二间隔物大抵上高于第一间隔物。一外延层生长于鳍状结构上。上述外延层横向突出。外延层的横向突出部相对于第一侧边及第二侧边是非对称的。
-
公开(公告)号：CN110164864A
公开(公告)日：2019-08-23
申请号：CN201811075644.1
申请日：2018-09-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11
Abstract: 本公开实施例提供一种集成电路结构，包括：第一栅极，覆盖主动区域中的第一通道区域；第一晶体管，包括第一通道区域、第一源极区域、第一漏极区域、及第一栅极；导电接点，直接连接第一晶体管的第一漏极区域；第二栅极，与第一栅极相隔，第二栅极覆盖第二通道区域；第二晶体管，包括第二通道区域、第二源极区域、第二漏极区域、及第二栅极；导电导孔，直接连接第二栅极；扩大导电导孔，覆盖导电接点及导电导孔，使彼此电性连接，扩大导电导孔从导电接点至导电导孔于一平面延伸；及第一电性绝缘层，包围扩大导电导孔。
-
公开(公告)号：CN109860293A
公开(公告)日：2019-06-07
申请号：CN201810907542.5
申请日：2018-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本公开披露了一种半导体装置及其制造方法。用于形成导孔先制金属栅极接触件的方法和结构包含在具有栅极结构的基底上沉积第一介电层，栅极结构具有金属栅极层。在第一介电层内形成开口，以露出基底的一部分，以及在开口内沉积第一金属层。在第一介电层上及在第一金属层上沉积第二介电层。将第一介电层和第二介电层蚀刻，以形成栅极导孔的开口，其露出金属栅极层。将第二介电层的一部分移除，以形成接触件开口，其露出第一金属层。栅极导孔的开口和接触件开口合并形成复合开口，在复合开口内沉积第二金属层，因此将金属栅极层连接至第一金属层。
-
公开(公告)号：CN107230702A
公开(公告)日：2017-10-03
申请号：CN201710183215.5
申请日：2017-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/66 , H01L29/772
Abstract: 本发明的实施例提供了一种制造半导体器件的方法，包括：在包括栅极结构的衬底上方形成第一介电层；在第一介电层中形成第一沟槽；沿着第一沟槽的侧壁形成介电间隔件；去除介电间隔件的一部分以暴露侧壁的一部分；在介电间隔件的另一部分上方并沿着第一沟槽的侧壁的暴露部分于第一沟槽中形成第一金属部件；在第一金属部件和栅极结构上方形成第二介电层；以及在同一蚀刻工艺中，形成穿过第二介电层以暴露第一金属部件的一部分的第二沟槽和穿过第二介电层和第一介电层以暴露栅极结构的一部分的第三沟槽。本发明的实施例还提供了一种半导体器件。
-
公开(公告)号：CN100401477C
公开(公告)日：2008-07-09
申请号：CN200510000042.6
申请日：2005-01-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/283
CPC classification number: H01L21/28097 , H01L21/28518 , H01L29/4975 , H01L29/66507 , H01L29/785
Abstract: 本发明涉及一种形成场效应晶体管的金属硅化栅极的方法，具体为一种在具有主动区域的基底上形成场效应晶体管的金属硅化栅极的方法。该方法首先至少在栅极的第一部分上形成金属硅化物。并于该主动区域及该栅极上沉积金属。执行退火程序，使得该金属反应而在该主动区域上形成金属硅化物。本发明所述方法提供金属硅化过程中，对于栅极电极高度可更佳的控制，且可较低的栅极电极电阻、提高元件速度、降低或防止栅极电极的渗硼、及降低或消除耗尽效应，且避免了高阶面漏电流或尖突。
-
Patent Agency Ranking
公开(公告)号：CN1269190C
公开(公告)日：2006-08-09
申请号：CN02152212.X
申请日：2002-11-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/311
Abstract: 本发明涉及一种制作接触孔于硅化镍栅极层上方的方法，其特征是利用物理性蚀刻以克服公知工序中高活性的硅化镍栅极层与蚀刻剂发生反应的问题。方法一，不一次完全去除蚀刻终止层，而残留一厚度极薄的蚀刻终止层，以物理性蚀刻方式去除残留蚀刻终止层，蚀刻气体便不会与硅化镍栅极层发生反应。方法二，新引用一蚀刻缓冲层于蚀刻终止层与硅化镍栅极层之间，再利用物理性蚀刻方式去除蚀刻缓冲层，同样地，蚀刻气体便不会与硅化镍栅极层发生反应。
-
公开(公告)号：CN1567536A
公开(公告)日：2005-01-19
申请号：CN03143025.2
申请日：2003-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/321 , H01L21/768 , H01L23/532
Abstract: 本发明揭示了一种形成具有金属硅化双层结构的半导体装置的方法。首先，提供一硅基底，其具有一栅极及一源极/漏极区，并在硅基底上依序顺应性地沉积一镍金属层及一钴金属层。然后，对硅基底实施一热处理，以在栅极及源极/漏极区上形成一钴/镍钴/镍双层金属硅化物。最后，去除未硅化的钴金属层及镍金属层。本发明亦揭示一种具有金属硅化双层结构的半导体装置。
-
公开(公告)号：CN119744001A
公开(公告)日：2025-04-01
申请号：CN202411818476.6
申请日：2024-12-11
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种半导体器件及其形成方法。半导体器件包括具有前侧以及后侧的衬底、设置在所述衬底的所述前侧上的源极/漏极结构、包括用导电材料填充的沟槽的背侧通孔，所述沟槽暴露在所述衬底的背侧处、延伸穿过所述衬底、以及电耦合至所述源极/漏极结构，以及包括设置在所述衬底与所述背侧通孔之间并且将所述衬底与所述背侧通孔分隔的电介质材料的隔离层，其中所述隔离层选择性地覆盖在所述衬底与所述背侧通孔之间的所述沟槽的多个侧壁的第一部分，并且不覆盖所述沟槽的所述多个侧壁的第二部分。
-
公开(公告)号：CN111128887B
公开(公告)日：2022-09-23
申请号：CN201911046746.5
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在一个实施例中，一种方法包括：形成从衬底延伸的第一鳍；形成从衬底延伸的第二鳍，第二鳍通过第一距离与第一鳍间隔开。在第一鳍和第二鳍上方形成金属栅极堆叠件；在金属栅极堆叠件上方沉积第一层间电介质；以及形成延伸穿过第一层间电介质以物理接触金属栅极堆叠件的栅极接触件，该栅极接触件横向地设置在第一鳍和第二鳍之间，栅极接触件通过第二距离与第一鳍间隔开。当第一距离大于或等于第一预定阈值时，第二距离小于第二预定阈值。本剧本申请的实施例，提供了形成半导体器件的方法。
-
公开(公告)号：CN115020405A
公开(公告)日：2022-09-06
申请号：CN202210452256.0
申请日：2022-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/033
Abstract: 本公开涉及用于互连的形成的一次性硬掩膜。本文公开了一种互连制造方法，该方法在源极/漏极接触件形成期间在栅极结构之上使用一次性蚀刻停止硬掩模，并且在栅极接触件形成之前用电介质特征(在一些实施例中，介电常数低于一次性蚀刻停止硬掩模的电介质层的介电常数的电介质层)代替一次性蚀刻停止硬掩模。示例性器件包括接触蚀刻停止层(CESL)以及设置在栅极结构之上的电介质特征，该CESL具有被间隔分离的第一侧壁CESL部分和第二侧壁CESL部分，其中电介质特征和栅极结构填充第一侧壁CESL部分和第二侧壁CESL部分之间的间隔。电介质特征包括电介质衬里之上的体电介质。电介质衬里将体电介质与栅极结构和CESL分离。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.035 seconds)
