-
公开(公告)号：CN118610255A
公开(公告)日：2024-09-06
申请号：CN202410572290.0
申请日：2024-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 描述了半导体装置结构及其形成方法。在部分实施方式中，该结构包括位于在基板上的N型源极/漏极磊晶特征、在基板上的P型源极/漏极磊晶特征、直接设置在N型源极/漏极磊晶特征上的第一硅化物层以及直接设置在P型源/漏极磊晶特征上的第二硅化物层。第一和第二硅化物层包含第一金属，第二硅化物层比第一硅化物层实质上更厚。该结构更包含直接设置在该第一硅化物层上的第三硅化物层以及直接设置在该第二硅化物层上的第四硅化物层。第三和该第四硅化物层包含与该第一金属不同的一第二金属，且第三硅化物层比第四硅化物层实质上更厚。
-
公开(公告)号：CN118610090A
公开(公告)日：2024-09-06
申请号：CN202311539320.X
申请日：2023-11-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在突出得高于衬底的鳍之上形成栅极结构；邻近所述栅极结构、在所述鳍之上形成源极/漏极区域；围绕所述栅极结构、在所述源极/漏极区域之上形成层间电介质(ILD)层；在所述ILD层中形成开口以暴露所述源极/漏极区域；在所述源极/漏极区域之上的所述开口中依次形成硅化物区域和阻挡层，其中，所述阻挡层包括氮化硅；降低所述阻挡层的暴露于所述开口的表面部分中的氮化硅的浓度；在进行所述降低之后，在所述阻挡层上形成晶种层；以及在所述晶种层上形成导电材料以填充所述开口。
-
公开(公告)号：CN111261583B
公开(公告)日：2024-05-10
申请号：CN201911205552.5
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开涉及半导体器件及其制造方法。一种用于制造半导体器件的方法，包括：移除第一电介质层的一部分以形成由第一电介质层的侧壁限定的第一凹槽；在第一凹槽中形成第一导电层；移除第一导电层的一部分以形成由第一电介质层的侧壁限定的第二凹槽；在第二凹槽中形成第二导电层，其中，第二导电层与第一导电层接触；在第二导电层上方形成第二电介质层；移除第二电介质层的一部分以形成由第二电介质层的侧壁限定的第三凹槽，其中，第二导电层通过第三凹槽被暴露；以及在第三凹槽中形成第三导电层，其中，第三导电层与第二导电层接触。
-
公开(公告)号：CN116825635A
公开(公告)日：2023-09-29
申请号：CN202310541566.4
申请日：2023-05-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 本案涉及一种半导体装置及其制造方法。本案描述的预清洗技术可用以从半导体装置去除原生氧化物及/或其它污染物，这样的去除方式能降低截断、剪断及/或侧壁间隔物厚度减小的可能性。如本案所述，保护层形成在位于晶体管的栅极结构上方的盖层上。然后执行预清洗操作以从晶体管的源极/漏极区的顶表面去除原生氧化物。在预清洗操作中，被消耗的是保护层而不是盖层的材料。如此一来，保护层的使用降低了从盖层去除材料的可能性及/或减少了在预清洗操作期间材料从盖层去除的量。
-
公开(公告)号：CN111261518B
公开(公告)日：2023-04-25
申请号：CN201910531792.8
申请日：2019-06-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/768 , C23C16/50 , C23C16/42 , C23C16/04
Abstract: 本公开涉及鳍式场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在栅极结构的相对侧上形成源极/漏极区域，其中栅极结构位于鳍之上并且被第一电介质层围绕；在第一电介质层中形成开口以暴露源极/漏极区域；使用等离子体增强化学气相沉积(PECVD)工艺选择性地在源极/漏极区域上的开口中形成硅化物区域；以及用导电材料填充开口。
-
Patent Agency Ranking
公开(公告)号：CN114121599A
公开(公告)日：2022-03-01
申请号：CN202110777001.7
申请日：2021-07-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
Abstract: 本公开涉及一种半导体装置的保护方法。氟化铵气体可用于在预清洁蚀刻制程期间形成用于半导体装置的一或多个层间介电层、一或多个绝缘盖、及/或一或多个源极/漏极区的保护层。可在预清洁蚀刻制程期间通过过量供应三氟化氮来形成保护层。三氟化氮的过量供应导致氟化铵的形成增加，上述氟化铵具有厚的保护层覆盖(多个)层间介电层、(多个)绝缘盖、及/或(多个)源极/漏极区。保护层在预清洁制程期间保护(多个)层间介电层、(多个)绝缘盖、及/或(多个)源极/漏极区不被在预清洁制程期间形成的氟离子所蚀刻。
-
公开(公告)号：CN112309959A
公开(公告)日：2021-02-02
申请号：CN201911017657.8
申请日：2019-10-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L23/528 , H01L27/088
Abstract: 本公开涉及集成电路结构及其制造方法。一种方法包括蚀刻衬底的电介质层以在电介质层中形成开口，形成延伸到开口中的金属层，执行退火工艺，使得金属层的底部与在金属层下面的半导体区域反应，以形成源极/漏极区域，使用包含氢气和含氮气体的工艺气体对衬底执行等离子体处理工艺，以形成含硅和氮的层，以及在含硅和氮的层上沉积金属材料。
-
公开(公告)号：CN107039531B
公开(公告)日：2019-12-27
申请号：CN201710057352.4
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L21/336
Abstract: 本发明提供一种形成半导体结构的方法，该方法包括：提供具有第一区域和第二区域的半导体衬底；在半导体衬底上的第一区域内形成第一栅极以及在第二区域内形成第二栅极；在第一区域内的半导体衬底中形成具有N型掺杂剂的第一半导体材料的第一源极/漏极部件；在第二区域内的半导体衬底中形成具有P型掺杂剂的第二半导体材料的第二源极/漏极部件。该方法进一步包括为第一源极/漏极部件形成第一硅化物部件以及为第二源极/漏极部件形成第二硅化物部件；以及对第一区域和第二区域实施核素的离子注入工艺，从而将该核素引入第一硅化物部件和第二源极/漏极部件。本发明还提供一种半导体结构。
-
公开(公告)号：CN110223921A
公开(公告)日：2019-09-10
申请号：CN201810894144.4
申请日：2018-08-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48
Abstract: 本公开涉及半导体结构的制造方法，特别是半导体装置及其形成方法，包含：在基底上方形成介电层并在介电层中图案化出接触区，此接触区具有多个侧部以及将基底露出的底部。此方法亦可包含在接触区中形成介电阻障层以覆盖这些侧部与底部，并蚀刻介电阻障层以露出基底。随后，可形成导电层以覆盖接触区的这些侧部与底部，且可退火导电层以在接触区的底部下方形成硅化物区于基底之中，而后可选择性地移除在接触区的这些侧部的导电层。最后，可于接触区中执行表面处理以在介电层中形成富含氮区及在基底中形成氮化区，且可在接触区中形成粘着层以覆盖接触区的这些侧部与底部。
-
公开(公告)号：CN109427898A
公开(公告)日：2019-03-05
申请号：CN201711287662.1
申请日：2017-12-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明实施例提供一种形成半导体器件的方法，其包括形成源极/漏极区，以及在真空腔室或真空集群系统中进行选择性沉积以在源极/漏极区上形成金属硅化物层，并且在与源极/漏极区相邻的介电区上形成金属层。该方法还包括选择性地蚀刻真空腔室中的金属层，并且在金属硅化物层上选择性地形成金属氮化物层。在真空腔室或真空集群系统中进行选择性地形成金属氮化物层而没有真空破坏。本发明实施例还提供另外两种形成半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
82
records
(took 0.089 seconds)
