一种无运算放大器的高电源抑制比带隙基准电压源

    公开(公告)号:CN112433554A

    公开(公告)日:2021-03-02

    申请号:CN202011469485.0

    申请日:2020-12-14

    Inventor: 李威 张佳星 王靖

    Abstract: 针对传统带隙基准性能的单一性,提出了一种无运算放大器的低功耗且具有高电源抑制比的带隙电压源电路,通过交叉耦合的结构,不仅能够省去带隙核心的启动电路,也能保证不用运算放大器后拥有高的电源抑制比。加入了一个预稳压电路,能够极大地抑制电源纹波。所发明的电路可以在1.8V至3V的电源电压下工作,所有的仿真结果是基于标准的CMOS工艺。

    一种应用于反熔丝器件的自适应编程方法

    公开(公告)号:CN111796807A

    公开(公告)日:2020-10-20

    申请号:CN202010273581.1

    申请日:2020-04-09

    Inventor: 杜涛 柳喜元 李威

    Abstract: 本发明属于应用技术领域,涉及一种应用于反熔丝器件的自适应编程方法。发明能根据不同反熔丝的编程特性自适应地调整,实现了对不同的反熔丝器件,以及单个器件内部不同的反熔丝单元的编程自适应调节,解决了由于工艺偏差,位置差异与寄生参数不同等导致的反熔丝编程失败的问题。发明涉及编程器硬件以及软件驱动层面的设计与结合,加入采样电阻获得反熔丝的编程信息,依据反熔丝特性从编程脉冲数,编程电压值以及导通阈值三方面自适应地调整,提升了反熔丝编程成功率。

    一种基于页模式操作的存储器快速访问方法

    公开(公告)号:CN111427805A

    公开(公告)日:2020-07-17

    申请号:CN202010197761.6

    申请日:2020-03-19

    Inventor: 李威 刘未 杜涛

    Abstract: 本发明公开了一种基于页模式操作的存储器快速访问方法,本发明属于半导体集成电路设计和制造技术领域。该发明在传统的存储器读写电路的基础上增加内部寄存器组、地址比较与运算模块、页流水与位宽配置控制器等模块,通过对寄存器组访问的切换来实现数据在页模式流水操作下的读写访问,节约了存储器页模式读写操作的跨页访问时间,提高了存储器的访问速度,并且在页模式流水操作的基础上,通过引入可配置手段实现数据位宽的可配置,即在实现存储器访问速度提高的同时,还实现了存储器具备多种访问数据速率的可配置,且在多字节数据位宽访问时的数据速率比单字节访问时线性倍增,提升了存储器的性能和通用性。

    一种雪糕模具气密性检测装置

    公开(公告)号:CN110361141A

    公开(公告)日:2019-10-22

    申请号:CN201910793786.X

    申请日:2019-08-27

    Abstract: 本发明属于雪糕生产领域,具体涉及一种雪糕模具气密性检测装置,包括模具组输送机构、PLC控制器、声光报警装置,包括机架、模具组盖板、传感器装置、检测水箱、升降驱动装置、分别与PLC控制器电连接的气压检测装置、超声波感应器、进、排气电磁阀,模具组盖板水平安装在升降驱动装置下部,模具组盖板底面设有回形密封圈,工作时,回形密封圈紧贴雪糕模具组的上端面,传感器装置包括光感应开关,所述光感应开关与PLC控制器电连接,升降驱动装置包括与PLC控制器电连接的驱动源。该检测装置对雪糕模具组进行一次检测即可判断该雪糕模具组是否都合格,提高了检测效率,进一步,使用PLC自动控制实现多重检测自动警示功能,检测效果可靠。

    一种降压型DC-DC变换器自适应斜坡补偿电路

    公开(公告)号:CN108599566A

    公开(公告)日:2018-09-28

    申请号:CN201810429915.2

    申请日:2018-05-08

    Inventor: 黄光锐 李威

    CPC classification number: H02M3/158

    Abstract: 适用于电流控制模式降压型DC-DC变换器的自适应斜坡补偿电路,属于电子电路技术领域。直接采样输出电压以及通过两个相等的电阻R1,R2采样输入电压,再通过电阻R3将输入和输出电压转化为电流,之后通过电流镜复制成为电容C的充电电流,并形成斜坡电压,再通过由运放构成的跟随器使得M20的漏极电位与斜坡电压保持一致,经过电阻R4形成斜坡补偿电流。本发明可以根据输入和输出电压变化,形成自适应斜坡补偿电路,相比传统斜坡补偿,自适应斜坡补偿电路避免了过度补偿和补偿不足的问题。

    一种反熔丝FPGA可编程逻辑阵列的三维拓扑结构

    公开(公告)号:CN108595748A

    公开(公告)日:2018-09-28

    申请号:CN201810193681.6

    申请日:2018-03-09

    CPC classification number: G06F17/5054 G06F17/5072

    Abstract: 本发明设计一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构。相比常规二维反熔丝FPGA的可编程逻辑阵列,该结构具有容量大、性能高等优势。本发明首先利用两种可编程逻辑模块完成了从可编程逻辑行到可编程逻辑层,再到可编程逻辑阵列的搭建,构造了一种三维的可编程逻辑模块排列结构。为该结构设计多种布线通道,并对布线通道设置不同的布线方式,同时对相邻及相距较远的可编程逻辑模块间使用的不同的互联策略,从而完成了可编程逻辑阵列的互联。最终得到的三维拓扑结构具有空间三维性、布线资源丰富、布线方式灵活、可编程逻辑模块间互联方便、整体结构在各方向可扩展的特点,应用本发明,可设计出大容量、高性能的反熔丝FPGA。

    一种流限值可调的过流保护电路

    公开(公告)号:CN108181965A

    公开(公告)日:2018-06-19

    申请号:CN201711370642.0

    申请日:2017-12-19

    Inventor: 李威 牛刚刚

    Abstract: 本发明提出一种适用于低压差线性稳压器的流限值可调的过流保护电路,该低压差线性稳压器通过误差放大器在反相端采样输出端反馈电压,其输出端通过电压缓冲器电路控制调整管的基极电压。当负载电流发生变化时,输出电压降低,误差放大器通过采样输出反馈电压,使电压缓冲器输出电压值Vbuffer增大,提高功率管集电极电流,保证稳压器输出电压稳定。当负载电流足够大时,如果继续增大功率管电流,将导致功率管由于损耗功率过大而损坏,因此本发明提供了一种流限值可调的过流保护模块,当流过功率管的电流超出安全工作范围时,过流保护电路将对Vbuffer钳位,限制调整管输出电流值大。同时,可以通过外接电阻控制调整管流限值,保电路在不同工作条件的性能。

    一种集成欠压锁定功能的功耗可调低压差线性稳压器

    公开(公告)号:CN107102679A

    公开(公告)日:2017-08-29

    申请号:CN201710416741.1

    申请日:2017-06-06

    Inventor: 朱宇璋 李威

    CPC classification number: G05F1/575

    Abstract: 本发明提出一种将常见电源管理芯片中必不可少的低压差线性稳压器LDO(Low Dropout Linear Regulator)模块以及欠压锁定模块集成到同一模块的设计方法,并对LDO做了功耗上的优化,使新的集成模块电路面积小,功耗低。LDO模块可以为芯片中的模拟或数字部分提供稳定可靠的电源,有效的防止模拟与数字信号之间的相互干扰。欠压锁定模块可以在电源电压下降供电不足时控制后级电路关闭,保证电路的稳定工作。本发明中的欠压锁定模块引入了迟滞,从而防止在Vin处于临界状态时欠压锁定模块反复开启关断使电路进入不稳定状态。本发明将LDO与欠压锁定进行集成设计并对LDO在电源芯片进入睡眠状态时的功耗进行了优化,达到二者工作效果,且占用芯片面积更小,功耗低。

    一种带有温度补偿的线性误差放大器

    公开(公告)号:CN106788284A

    公开(公告)日:2017-05-31

    申请号:CN201710013919.8

    申请日:2017-01-09

    Inventor: 李威 王影

    Abstract: 本发明属于模拟集成电路技术领域,具体提出一种带有温度补偿的高线性度跨导误差放大器,包含PTAT电流源,共集电极电平移位电路,不平衡差分对构成的跨导放大器以及C1、C2、R1构成的频率补偿网络。共集电极电平移位电路将较低的电压值抬升到较高值,输入到第二级跨导放大器;利用多双曲正切法则,第二级跨导放大器由不平衡差分对组成,有效输入电压范围得到了扩展,线性度提高;PTAT电流源为差分对提供尾电流,补偿温度变化造成的放大器跨导不稳定;频率补偿网络产生合适的零极点,使跨导误差放大器相位裕度达到60度。本发明公开的误差放大器有较宽的动态电压输入范围,温度敏感度低,尤其适用于DC‑DC转换器的误差放大器。

    一种总剂量辐射加固的半导体存储器

    公开(公告)号:CN102709288B

    公开(公告)日:2016-03-30

    申请号:CN201210155376.0

    申请日:2012-05-18

    Abstract: 一种总剂量辐射加固的半导体存储器,涉及集成电路。本发明包括存储单元和选择管,其特征在于,还包括一个第一晶体管,所述第一晶体管与存储单元、选择管串联,并且第一晶体管的栅氧化层厚度小于选择管。本发明的有益效果是,能够在原先半导体存储器的基础上,无需增加额外的掩膜和工艺步骤,以较小的芯片面积为代价,甚至无需牺牲芯片面积,通过串联上较薄栅氧化层厚度的MOS晶体管,即可提高半导体存储器的抗电离辐射能力。

Patent Agency Ranking