一种数字集成电路的测试方法

    公开(公告)号:CN102879731B

    公开(公告)日:2015-10-28

    申请号:CN201210364697.1

    申请日:2012-09-26

    申请人: 清华大学

    发明人: 向东 随文杰 陈振

    IPC分类号: G01R31/317

    CPC分类号: G01R31/31725

    摘要: 本发明提出一种数字集成电路的测试方法,包括:A、获取所有测试路径以组成第一测试路径集合;B、从第一测试路径集合中选择满足第一条件的所有测试路径并复制到第二测试路径集合中;C、从第二测试路径集合中选择扇出个数最多的第一测试路径,并计算影响锥和与第一测试路径相关联的测试向量;D、选择标记路径;E、判断标记路径是否满足压缩条件;F、如果满足则生成测试对,并对测试向量进行更新;G、如果不满足则重复执行步骤C至F直至第二测试路径集合为空时得到更新后的最终测试向量。根据本发明的实施例具有测试时间短、测试效率高的优点。

    积分时间和/或电容测量系统、方法及设备

    公开(公告)号:CN103197154A

    公开(公告)日:2013-07-10

    申请号:CN201310051559.2

    申请日:2008-01-09

    IPC分类号: G01R27/26

    摘要: 通过在事件期间从恒定电流源对已知值电容器充电来确定所述事件的时间周期。所述电容器上的所得电压与所述事件时间周期成比例且可根据所述所得电压和已知电容值予以计算。通过在已知时间周期期间从恒定电流源对电容器充电来测量电容。所述电容器上的所得电压与其电容成比例且可根据所述所得电压和已知时间周期予以计算。可通过在所述事件开始时对第一电容器充电和在所述事件终止时对第二电容器充电且同时对其间的时钟时间进行计数来测量长时间周期事件。通过在事件起始和终止时充电第一和第二电容器上的电压且同时将其上的电压与参考电压进行比较来进行所述事件的延迟。

    定时发生器和测试装置以及测试速率的控制方法

    公开(公告)号:CN102204095A

    公开(公告)日:2011-09-28

    申请号:CN200980144118.9

    申请日:2009-10-29

    IPC分类号: H03K3/02 G01R31/28 H03K5/13

    CPC分类号: G01R31/31725 G01R31/3016

    摘要: 延迟设定数据生成部(10)根据速率数据DRATE而生成延迟设定数据DDS。可变延迟电路(30)以规定的单位延迟量τu作为标准,从而使测试图形数据DPAT延迟了与延迟设定数据DDS相对应的延迟时间τ。第一速率数据DRATE1以单位延迟量τu的精度来指定测试图形数据的周期τ。第二速率数据DRATE2以高于单位延迟量τu的精度,来指定测试图形数据的周期。延迟设定数据生成部(10)以与第二速率数据DRATE2相对应的比例,将第一值X1和第二值X2进行时分输出,所述第一值X1和第二值X2与第一速率数据DRATE1相对应。

    测试装置及测试方法
    39.
    发明公开

    公开(公告)号:CN102124357A

    公开(公告)日:2011-07-13

    申请号:CN200980132119.1

    申请日:2009-08-19

    发明人: 寒竹秀介

    IPC分类号: G01R31/28

    摘要: 本发明公开了一种测试装置,对包括相互非同步动作的多个块的被测试设备进行测试的测试装置中,包括与多个块分别相应设置的多个域测试单元以及控制多个域测试单元的主体单元,其中,主体单元包括生成提供给多个域测试单元中的每一个基准动作时钟的基准动作时钟生成部,以及生成针对多个域测试单元中的每一个指示测试开始的测试开始信号的测试开始信号生成部,多个域测试单元中的每一个包括根据基准动作时钟生成测试时钟的测试时钟生成部,生成根据通过测试时钟生成部所得到的测试时钟对多个块中的相应块进行测试的测试信号,多个域测试单元中的每一个,以接收到测试开始信号为条件来开始测试信号的生成。

    用于连续单元中建立/保持表征的方法和系统

    公开(公告)号:CN101771400A

    公开(公告)日:2010-07-07

    申请号:CN200910143856.3

    申请日:2009-05-31

    发明人: 陈克明 萧庆和

    IPC分类号: H03K3/02 H03K5/00

    CPC分类号: H03K3/0315 G01R31/31725

    摘要: 本发明提供了一种片上逻辑单元时序表征(characterization)电路,以及一种导出顺序单元上的建立(setup)/保持表征的方法和一种表征逻辑单元的传播时延的方法。要被表征建立/保持时间的连续单元彼此靠近地复制形成。第一时钟信号在第一连续单元的第二时钟信号的转换时被采样,建立时间通过第一时序的输出信号中的状态转换来确定。第二时钟信号在另一个连续单元的第一时钟信号的转换时被采样,保持时间通过第二连续单元的输出信号中的状态转换来确定。