利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

125 条记录 (耗时 0.026 秒)

    一种基于时序路径验证FPGA接口时序的方法
    1.
    发明公开
    一种基于时序路径验证FPGA接口时序的方法 无效

    公开(公告)号：CN108267685A

    公开(公告)日：2018-07-10

    申请号：CN201810045443.0

    申请日：2018-01-17

    申请人： 郑州云海信息技术有限公司

    发明人： 石广 ,  王硕

    IPC分类号： G01R31/317

    CPC分类号： G01R31/31725

    摘要： 本申请发明一种基于时序路径验证FPGA接口时序的方法，该方法将静态时序仿真和功能仿真分开分别进行验证，然后通过计算分析，最后得到接口时序验证结果。本发明所述的验证方法显著提高了FPGA接口仿真验证的效率及时序路径覆盖率，尤其对FPGA异步接口信号的验证效果明显。

    积分时间和/或电容测量系统、方法及设备
    2.
    发明授权
    积分时间和/或电容测量系统、方法及设备 有权

    公开(公告)号：CN103197154B

    公开(公告)日：2016-05-25

    申请号：CN201310051559.2

    申请日：2008-01-09

    申请人： 密克罗奇普技术公司

    发明人： 詹姆斯·E·巴特林

    IPC分类号： G01R27/26

    CPC分类号： G01R27/2605 ,  G01R29/023 ,  G01R31/2884 ,  G01R31/3167 ,  G01R31/31725 ,  G01R31/31727 ,  G04F10/04 ,  G04F10/105

    摘要： 通过在事件期间从恒定电流源对已知值电容器充电来确定所述事件的时间周期。所述电容器上的所得电压与所述事件时间周期成比例且可根据所述所得电压和已知电容值予以计算。通过在已知时间周期期间从恒定电流源对电容器充电来测量电容。所述电容器上的所得电压与其电容成比例且可根据所述所得电压和已知时间周期予以计算。可通过在所述事件开始时对第一电容器充电和在所述事件终止时对第二电容器充电且同时对其间的时钟时间进行计数来测量长时间周期事件。通过在事件起始和终止时充电第一和第二电容器上的电压且同时将其上的电压与参考电压进行比较来进行所述事件的延迟。

    电路测试系统及电路测试方法
    3.
    发明授权
    电路测试系统及电路测试方法 有权

    公开(公告)号：CN103592594B

    公开(公告)日：2016-04-20

    申请号：CN201210384861.5

    申请日：2012-10-11

    申请人： 南亚科技股份有限公司

    发明人： 郑文昌

    IPC分类号： G01R31/28

    CPC分类号： G01R31/31712 ,  G01R31/31716 ,  G01R31/31717 ,  G01R31/31725 ,  G01R31/31727 ,  G11C29/12015 ,  G11C29/14

    摘要： 本发明提供一种电路测试系统及电路测试方法，该电路测试系统包括电路测试设备以及待测试电路。电路测试设备提供第一时钟信号。待测试电路包括多个输入/输出垫以及至少一个时钟垫。输入/输出垫中的至少两个输入/输出垫相互连接以在测试模式期间形成测试回路。时钟垫接收第一时钟信号。待测试电路使第一时钟信号的频率倍增以产生第二时钟信号，且待测试电路的测试回路在测试模式期间基于第二时钟信号而测试。第二时钟信号的频率高于第一时钟信号的频率。此外，还提供前述电路测试系统的电路测试方法。

    定时发生器和测试装置以及测试速率的控制方法
    6.
    发明授权
    定时发生器和测试装置以及测试速率的控制方法 有权

    公开(公告)号：CN102204095B

    公开(公告)日：2015-07-08

    申请号：CN200980144118.9

    申请日：2009-10-29

    申请人： 株式会社爱德万测试

    发明人： 渡边大辅 ,  冈安俊幸

    IPC分类号： G01R31/30 ,  G01R31/317

    CPC分类号： G01R31/31725 ,  G01R31/3016

    摘要： 延迟设定数据生成部(10)根据速率数据DRATE而生成延迟设定数据DDS。可变延迟电路(30)以规定的单位延迟量τu作为标准，从而使测试图形数据DPAT延迟了与延迟设定数据DDS相对应的延迟时间τ。第一速率数据DRATE1以单位延迟量τu的精度来指定测试图形数据的周期τ。第二速率数据DRATE2以高于单位延迟量τu的精度，来指定测试图形数据的周期。延迟设定数据生成部(10)以与第二速率数据DRATE2相对应的比例，将第一值X1和第二值X2进行时分输出，所述第一值X1和第二值X2与第一速率数据DRATE1相对应。

    半导体装置
    7.
    发明公开
    半导体装置 有权

    公开(公告)号：CN103852713A

    公开(公告)日：2014-06-11

    申请号：CN201310628016.2

    申请日：2013-11-29

    申请人： 瑞萨电子株式会社

    发明人： 伊藤一幸 ,  城田博史

    IPC分类号： G01R31/28

    CPC分类号： H03K3/0375 ,  G01R31/27 ,  G01R31/2832 ,  G01R31/31703 ,  G01R31/31725

    摘要： 本发明涉及半导体装置。如果作为信号延迟检测电路的组件的异或电路本身已经未能正确地操作，则不能准确地检测到信号延迟。故障预先检测电路12包括用于使与设置在触发器FF0的后续级中的触发器FF1的数据输入端子并行输入的输入数据延迟的延迟电路DL、接收延迟电路DL的输出的触发器FFT、以及将触发器FF1的输出与触发器FFT的输出进行比较的比较器CMP。在用于测试故障预先检测电路12的操作的操作测试模式中将测试数据tv1和测试数据tv2输入到故障预先检测电路12。测试数据tv2被输入到延迟电路DL。在操作测试模式中比较器CMP将测试数据tv1和触发器FFT的输出进行比较。

    部件分析系统及方法
    8.
    发明公开
    部件分析系统及方法 无效

    公开(公告)号：CN103650345A

    公开(公告)日：2014-03-19

    申请号：CN201280032957.3

    申请日：2012-07-23

    申请人： 辉达公司

    发明人： 沃伊切赫·雅各布·波普 ,  伊利亚斯·埃尔金 ,  皮内特·古普塔

    IPC分类号： H03K3/03 ,  G01R31/28

    CPC分类号： H03K3/0315 ,  G01R31/2831 ,  G01R31/31725 ,  H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

    摘要： 描述部件特性分析系统和方法。在一实施例中，环形振荡器包括：至少一逆变级，可操作以引起信号转换；目标部件，对环形振荡器中信号转换（例如，变化、传播，等等）具有相对增加的作用或影响；以及输出部件，用于输出该目标部件对该信号转换作用的指示。目标部件可包括由一金属层到另一金属层的多个通孔。由一金属层到另一金属层的多个通孔可配置于单元中。通孔可对应于通孔层。在示例性实施中，输出耦接分析部件。分析部件可包括由该通孔电阻到晶片改变的关联，并生成晶片MAP图。分析部件可包括由该通孔电阻到晶片的关联。

    测试模块、测试装置及测试方法
    9.
    发明授权
    测试模块、测试装置及测试方法 有权

    公开(公告)号：CN102057288B

    公开(公告)日：2014-02-12

    申请号：CN200980121603.4

    申请日：2009-06-08

    申请人： 爱德万测试株式会社

    发明人： 秋田德则

    IPC分类号： G01R31/28 ,  G01R31/319

    CPC分类号： G01R31/31725

    摘要： 本发明公开了一种测试模块，其可抑制检索中的一致检测电路的并联数目，该测试模块包括：从输出响应被给予的测试图案的输出图案的被测试设备，检出作为规定的测试图案的响应而输出的规定图案的规定图案检出部；检出规定图案被检出的定时的定时检出部；根据定时检出部所检出的定时，调整输出图案的相位，使作为对测试图案的被测试设备显示的响应符合所期待的期待值图案的相位相位调整部。