-
公开(公告)号：CN113078125A
公开(公告)日：2021-07-06
申请号：CN202110246259.4
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L25/065 , H01L21/48 , H01L23/498
Abstract: 一种形成管芯堆叠件的方法，包括：将第一器件管芯接合至第二器件管芯；将第一器件管芯密封在第一密封剂中；在第二器件管芯上实施背面研磨工艺，以露出第二器件管芯中的贯穿通孔；以及形成位于第二器件管芯上的第一电连接器，以形成封装件。封装件包括第一器件管芯和第二器件管芯。该方法还包括将第一封装件密封在第二密封剂中；以及形成与第一封装件和第二密封剂重叠的互连结构。互连结构包括第二电连接器。根据本申请的其他实施例，还提供了管芯堆叠结构。
-
公开(公告)号：CN113053758A
公开(公告)日：2021-06-29
申请号：CN202011549892.2
申请日：2020-12-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/48 , H01L21/56 , H01L21/768 , H01L23/31 , H01L23/48 , H01L23/498 , H01L23/538
Abstract: 本发明实施例公开内连线器件、封装半导体器件及其制造方法，其涉及将局部硅内连线(LSI)器件和衬底穿孔(TSV)嵌入到具有紧凑封装结构的集成衬底上系统(SoIS)技术中。局部硅内连线器件可运用衬底穿孔集成嵌入到集成衬底上系统技术中，从而为集成衬底上系统器件中的衬底技术的超大集成扇出(InFO)提供管芯到管芯精细线连接布置。此外，可使用光刻或光刻胶限定的通孔来形成衬底穿孔连接层，以向球栅阵列封装(BGA)连接接口提供嵌入式局部硅内连线电源和接地输出。
-
公开(公告)号：CN110416092B
公开(公告)日：2021-06-01
申请号：CN201810825350.X
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/56 , H01L25/065
Abstract: 本发明实施例提供一种形成封装件的方法，该方法包括形成插入件，插入件包括半导体衬底和位于半导体衬底上方的互连结构。该方法进一步包括将器件管芯接合至插入件，使得插入件中的第一金属焊盘接合至器件管芯中的第二金属焊盘，且插入件中的第一表面介电层接合至器件管芯中的第二表面介电层。该方法进一步包括将器件管芯封装在封装材料中，在器件管芯上方形成导电部件且使导电部件电耦合至器件管芯，以及去除半导体衬底。插入件的一部分、器件管芯、以及导电部件的一些部分组合形成封装件。本发明实施例还提供一种封装件。
-
公开(公告)号：CN112864119A
公开(公告)日：2021-05-28
申请号：CN202011361227.0
申请日：2020-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/485 , H01L23/31 , H01L25/16 , H01L21/50 , H01L21/56
Abstract: 提供了集成电路封装件及其形成方法。集成电路封装件包括光子集成电路管芯。光子集成电路管芯包括光耦合器。集成电路封装件还包括密封光子集成电路管芯的密封剂、位于光子集成电路管芯和密封剂上方的第一再分布结构以及延伸穿过第一再分布结构并且暴露光耦合器的开口。
-
公开(公告)号：CN112687671A
公开(公告)日：2021-04-20
申请号：CN202011107459.3
申请日：2020-10-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在实施例中，结构包括：处理器器件，该处理器器件包括逻辑器件并且没有存储器；第一存储器器件，通过金属至金属接合和电介质至电介质接合而直接面对面地接合至处理器器件；横向地围绕第一存储器器件的第一介电层；位于第一介电层和第一存储器器件上方的再分布结构，该再分布结构包括金属化图案；以及延伸穿过第一介电层的第一导电通孔，第一导电通孔将再分布结构的金属化图案连接至处理器器件。本发明的实施例还涉及集成电路结构及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN112687670A
公开(公告)日：2021-04-20
申请号：CN202011106428.6
申请日：2020-10-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在实施例中，一种结构包括：图形处理器器件；无源器件，耦合至图形处理器器件，该无源器件直接面对面地接合至图形处理器器件；共享存储器器件，耦合至图形处理器器件，共享存储器器件直接面对面地接合至图形处理器器件；中央处理器器件，耦合至共享存储器器件，中央处理器器件直接背对背地接合至共享存储器器件，中央处理器器件和图形处理器器件的每个具有比共享存储器器件小的技术节点的有源器件；以及再分布结构，耦合至中央处理器器件、共享存储器器件、无源器件和图形处理器器件。本发明的实施例还涉及集成电路结构及其形成方法。
-
公开(公告)号：CN112687651A
公开(公告)日：2021-04-20
申请号：CN202010212267.2
申请日：2020-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L21/48
Abstract: 本揭露提供一种封装结构及其形成方法，所述方法包含：形成第一重布线；形成聚合物层，聚合物层包含环绕第一重布线的第一部分以及交叠第一重布线的第二部分；形成在聚合物层上方且接触聚合物层的一对差分传输线；以及将所述一对差分传输线模制于第一模制化合物中。模制化合物包含环绕所述一对差分传输线的第一部分以及交叠所述一对差分传输线的第二部分。电连接件形成在所述一对差分传输线上方且电耦合到所述一对差分传输线。
-
公开(公告)号：CN112687628A
公开(公告)日：2021-04-20
申请号：CN202011106489.2
申请日：2020-10-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种制造半导体器件的方法，包括在第一半导体器件的导电焊盘上放置金属芯焊料球，其中，所述金属芯焊料球包括由焊料材料围绕的金属芯；以及形成器件结构，形成所述器件结构包括：在载体衬底上放置所述第一半导体器件；用密封剂密封所述第一半导体器件，其中，所述密封剂覆盖所述金属芯焊料球；在所述密封剂上实施平坦化工艺，其中，所述平坦化工艺暴露所述金属芯焊料球；以及在所述密封剂和所述第一半导体器件上方形成再分布结构，其中，所述再分布结构电连接至所述金属芯焊料球。本申请的实施例还提供半导体器件及封装件。
-
公开(公告)号：CN112687551A
公开(公告)日：2021-04-20
申请号：CN202010090875.0
申请日：2020-02-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L23/367 , H01L23/373 , H01L23/40
Abstract: 本文阐述三维半导体封装及其制造方法。所述方法包括：在中介层上安装管芯堆叠，在管芯堆叠之上分配热界面材料层且将热散布元件放置在管芯堆叠之上并通过热界面材料层将热散布元件附接到管芯堆叠。热界面材料层在管芯堆叠及中介层与热散布元件之间提供可靠的粘着层及高效的导热路径。因此，防止热界面材料层从热散布元件分层，提供从管芯堆叠到热散布元件的高效热传递，且通过中介层与热散布元件之间的热界面材料层减小沿着热路径的热阻。因此，热界面材料层降低整体运行温度并增加三维半导体封装的整体可靠性。
-
公开(公告)号：CN112582365A
公开(公告)日：2021-03-30
申请号：CN202011022865.X
申请日：2020-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L23/31 , H01L21/50 , H01L21/56
Abstract: 半导体封装件包括互连结构，该互连结构包括再分布结构、位于再分布结构上方的绝缘层以及位于绝缘层上的导电柱，其中导电柱连接至再分布结构，其中互连结构没有有源器件；布线衬底，包括位于芯衬底上方的布线层，其中互连结构通过焊料接头接合至布线衬底，其中每个焊料接头将导电柱中的导电柱接合至布线层；围绕导电柱和焊料接头的底部填充物；以及包括连接至布线结构的半导体管芯的半导体器件，其中布线结构作为布线衬底接合至互连结构的相对侧。本发明的实施例还涉及封装件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
1186
records
(took 0.061 seconds)
