-
公开(公告)号：CN109214029A
公开(公告)日：2019-01-15
申请号：CN201710749476.9
申请日：2017-08-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
Abstract: 一种计算半导体装置中的单元边缘泄露的方法包括：执行装置泄露仿真以获得对于不同单元边缘条件的泄露信息；以及提供与所述半导体装置中的单元边缘相关联的属性。所述方法进一步包括：执行分析来识别所述半导体装置中所存在的单元邻接情形；以及至少部分地基于与所述单元邻接情形相关联的机率以及从所述装置泄露仿真获得的仿真泄露值来计算所述半导体装置的泄露。
-
公开(公告)号：CN108735705A
公开(公告)日：2018-11-02
申请号：CN201711077497.7
申请日：2017-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498
Abstract: 一种半导体装置或结构包括第一图案金属层，所述第一图案金属层设置在第一供电金属区与第二供电金属区之间，所述第一图案金属层包括内部路线及电源路线。跟随引脚将第一供电金属区耦合到电源路线。第二供电金属区比第一供电金属区宽。第一供电金属区具有与第一图案金属层实质上相同的厚度。第一供电金属区包含第一金属且跟随引脚包含第二金属。
-
公开(公告)号：CN108231733A
公开(公告)日：2018-06-29
申请号：CN201711064077.5
申请日：2017-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528
CPC classification number: H01L27/0207 , H01L21/823431 , H01L21/823437 , H01L21/823475 , H01L23/485 , H01L23/5226 , H01L23/5286 , H01L27/088 , H01L27/0886 , H01L23/528
Abstract: 一种半导体元件，包括至少一第一栅极带、至少一第二栅极带、至少一第一导电线和至少一第一导电通孔。此至少一第一栅极带的一端表面和此至少一第二栅极带的一端表面彼此相对。此至少一第一导电线在此至少一第一栅极带和此至少一第二栅极带上方并且跨此至少一第一栅极带的此端表面和此至少一第二栅极带的此端表面。此至少一第一导电通孔连接此至少一第一导线与此至少一第一栅极带。
-
公开(公告)号：CN107403802A
公开(公告)日：2017-11-28
申请号：CN201710351861.8
申请日：2017-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种形成半导体结构的方法包括以下操作。栅极结构设置于半导体结构的衬底的第一有源区、第二有源区和非有源区上方。第一有源区和第二有源区由非有源区间隔开。触点设置于第一有源区和第二有源区上方。至少一个栅极通孔设置于第一有源区或第二有源区上方。所述至少一个栅极通孔与栅极结构电耦合。至少一个局域互连选择性地设置于非有源区上方，以将位于第一有源区上方的至少一个触点耦合到第二有源区上方的至少一个触点。本发明实施例涉及半导体结构及其方法。
-
公开(公告)号：CN112687659B
公开(公告)日：2024-06-11
申请号：CN202010640008.X
申请日：2020-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/48 , H01L21/768
Abstract: 本发明描述了具有功率分配网络的半导体结构，功率分配网络包括第一导线和第二导线。衬底包括第一表面，第一表面与功率分配网络接触。多个后侧通孔位于衬底中并且电耦合至第一导线。通孔轨道形成在衬底的与第一表面相对的第二表面上。第一层间电介质位于通孔轨道上和衬底上。第二层间电介质位于第一层间电介质上。第三层间电介质位于第二层间电介质上。第一互连层和顶部互连层分别位于第二层间电介质和第三层电介质中。深通孔位于第三层间电介质中并且电耦合至通孔轨道。深通孔还连接至第一互连层和顶部互连层。电源输入/输出层位于第三层间电介质上并且与顶部互连层接触。本发明的实施例还涉及用于形成半导体结构的方法。
-
Patent Agency Ranking
公开(公告)号：CN117199075A
公开(公告)日：2023-12-08
申请号：CN202310661668.X
申请日：2023-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L27/02 , H01L21/8238 , B82Y10/00 , B82Y40/00 , B82Y30/00
Abstract: 一种半导体装置及其制造方法，半导体装置(具有混合的CMOS结构)包含第一单元区域至第四单元区域。在相对于例如Z轴上，第一单元区域及第二单元区域的每一者包含一对纳米片的第一堆叠及第二堆叠。第一堆叠的纳米片具有第一掺质类型，例如N型。第二堆叠的纳米片具有第二掺质类型，例如P型。在相对于第二方向(例如Y轴)上，每一对第一堆叠及第二堆叠代表CMOS结构。第三单元区域或第四单元区域中的每一个具有CFET结构，在相对于Z轴上，CFET结构为一种互补式金属氧化物半导体结构的类型。在相对于Y轴上，第三单元区域及第四单元区域彼此相邻。
-
公开(公告)号：CN116344442A
公开(公告)日：2023-06-27
申请号：CN202310093393.4
申请日：2023-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 本申请的实施例提供了一种集成电路器件和制造方法以及制造半导体器件的方法，制造集成电路(IC)器件的方法包括以下操作：在半导体衬底上形成第一金属图案(Mx)，使用区域选择性沉积(ASD)在第一金属图案上形成包括形成在第一金属图案的相反边缘或端子部分附近的第一和第二通孔的第一通孔图案(Vx)，以及在第一通孔图案上形成第二金属图案(Mx+1)，其中基本上没有图案重叠以形成零封装，并且其中一对相邻通孔之间的距离对应于IC器件设计期间应用的一组设计规则所允许的最小端到端金属图案间隔。
-
公开(公告)号：CN115527943A
公开(公告)日：2022-12-27
申请号：CN202210262208.5
申请日：2022-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L23/538
Abstract: 一种集成电路及其制造方法，集成电路包括第一电力轨、第二电力轨与电力分接单元。第一电力轨位于集成电路的第一面。第二电力轨位于集成电路的第二面。第一面与第二面位于至少一个互补场效应晶体管的相对面上。电力分接单元耦合至第一电力轨与第二电力轨，并且配置以从第一电力轨向第二电力轨提供电力。
-
公开(公告)号：CN115497874A
公开(公告)日：2022-12-20
申请号：CN202210042052.X
申请日：2022-01-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L29/06
Abstract: 在一个例子中，所描述的半导体结构包括：闸极结构，包括闸极衬垫和闸极衬垫上的闸极接触件；位于闸极衬垫下方的第一源极区；位于闸极衬垫上方的第一漏极区，其中第一源极区、第一漏极区和闸极结构形成第一晶体管；位于闸极衬垫下方的第二源极区；位于闸极衬垫上方的第二漏极区，其中第二源极区、第二漏极区和闸极结构形成第二晶体管；以及至少一条金属线，位于第一源极区和第二源极区下方，并且与至少一个供应电源电性连接。
-
公开(公告)号：CN115440660A
公开(公告)日：2022-12-06
申请号：CN202210253997.6
申请日：2022-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/768 , H01L23/538
Abstract: 一种集成电路及其制造方法，集成电路包含在第一连接层中的第一电压电力轨及第二电压电力轨，且包含在第一连接层下方的第一电压下层电力轨及第二电压下层电力轨。第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。集成电路包含第一通孔连接件及第二通孔连接件，第一通孔连接件将第一电压电力轨与第一电压下层电力轨连接起来，第二通孔连接件将第二电压电力轨与第二电压下层电力轨连接起来。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.035 seconds)
